本期封面报道单位：清华大学微电子学研究所

封面文章：面向窄节距倒装互连的预成型底部填充技术

王瑾，石修瑀，王谦，等. 面向窄节距倒装互连的预成型底部填充技术[J]. 电子与封装，2021，21（1）：010101.

编者按

随着电子产品的向小型化发展，窄节距倒装芯片互连已经成为研究热点。编辑部特邀清华大学微电子所封装课题组撰写《面向窄节距倒装互连的预成型底部填充技术》综述论文。文章介绍了面向窄节距倒装芯片互连的预成型底部填充技术的具体工艺，总结了面临的挑战及现有的解决方案，并分析了该技术未来的发展趋势。

1 背景介绍

近年来随着系统集成度不断提高，倒装芯片上凸点的尺寸和节距也变得越来越小，凸点节距小于100 mm，甚至不大于10 mm，传统的组装后底部填充技术由于是在凸点互连之后才进行底部填充的，常常会出现凸点间填充不完全到位，产生孔洞等缺陷（图1），使封装互连的可靠性降低。

图1 组装后底部填充技术在应用于窄节距互连时易产生孔洞

预成型底部填充技术主要可以归纳为：非流动底部填充（NUF）和圆片级底部填充（WLUF）。底部填料在芯片互连之前就被施加在芯片或基板上，在后续的回流或热压键合过程中，芯片凸点互连与底部填充固化同时完成。该技术既简化了工艺，又对窄节距互连（小于100 mm）进行了良好的底部填充，对于窄节距倒装芯片互连，这是目前产业界广泛采用的技术。

2 预成型底部填充技术

2.1  非流动底部填充（NUF）

该技术由美国佐治亚理工学院首先于1996年提出，并成功应用于无铅C4凸点的倒装芯片组装，工艺流程如图2所示。该技术省去了单独的助焊剂涂敷、底部填料的毛细流动注入和助焊剂清洗步骤，将焊料凸点回流和底部填充剂固化结合为一个步骤，从而既消除了底部填充时易产生的孔洞又提高了底部填充工艺的生产效率。早期针对大节距凸点的非流动底部填充技术是通过回流来实现凸点互连与底部填料固化的，为了避免底部填料中的SiO₂颗粒镶嵌在互连界面影响接头的形成与电互连的可靠性，早期的底部填料中不含或只含很少的SiO₂填料。

图2 非流动底部填充工艺流程

针对倒装芯片窄节距凸点，非导电浆料（NCP）被提出用作非流动底部填料，在实现凸点互连的同时完成NCP的固化，其工艺流程如图3所示。早期的底部填料是不含或含很少的SiO₂填料，由于在键合过程中施加压力可以减少NCP材料中所含SiO₂颗粒在互连界面的镶嵌，因此NCP材料中含有SiO₂填料。随着NCP中SiO₂填料质量百分比的增加，NCP材料的热膨胀系数（CTE）会减小，而粘度和杨氏模量会增加，组装的可靠性也随SiO₂填料的增加而有所提高。

图3 面向窄节距凸点互连的NCP非流动底部填充技术工艺流程

目前NCP非流动底部填充技术已经成功应用于Samsung手机处理器的封装中。NCP材料的主要供应商有Henkel、Namics、Nagase、Hitachi、Panasonic等。

2.2  圆片级底部填充

为了进一步提高生产效率，继非流动底部填充技术之后，出现了圆片级底部填充技术。

目前应用较为广泛的圆片级底部填料是非导电薄膜（NCF），填充工艺流程如图4所示，首先在圆片正面真空层压NCF，然后在圆片背面贴划片膜，通过划片将圆片切成单颗芯片，最后倒装芯片经过热压键合实现互连与固化成型。这种基于NCF的圆片级底部填充技术多应用于节距为40m~80 mm的微凸点互连。

图4 NCF圆片级底部填充工艺流程

圆片级底部填充工艺成功的关键是要保证在划片之前，圆片上的底部填料处于半固化状态（B-阶），具有足够的机械强度和稳定性以满足后续划片、储存等的需求。同时处于B-阶的底部填料也具有“可回流性”，即具有熔化和流动的能力，从而在后续互连过程中焊料帽能够浸润焊盘并形成焊点。因此，对于成功的圆片级底部填充而言，保证底部填料处于B-阶以及控制后续的热压固化工艺是至关重要的。

NCF和NCP优劣势分析：同为预成型底部填充，NCF的生产效率要比NCP高很多，因为NCF可以在整个圆片上进行层压；同时NCF工艺也较NCP更好控制，如热压过程中NCP的溢出较难控制，限制了其在三维封装方面的应用。但NCF流动性较NCP差，导致互连界面残留的底部填料较多，降低了接头的电互连可靠性；同时它不能灵活应对具有不同凸点高度的芯片，只能考虑配以不同厚度的膜。

目前基于NCF的圆片级底部填充技术已广泛应用于2.5D/3D集成中。NCF的供应商有Henkel、Hitachi、Toray、Nitto Denko、Namics、Sumitomo等。

3  攻坚克难

利用NCP/NCF作为底部填料的预成型底部填充技术在窄节距倒装互连的三维堆叠存储芯片以及图像传感器芯片等方面得到了广泛的研究与应用，但是在面向大规模量产和进一步的窄节距倒装互连时还存在一定的技术挑战，业界在提高量产效率、提升电互连可靠性以及开发纳米级高热导率填料等方面进行了大量的尝试。

3.1  提高量产生产效率

单芯片预成型底部填充技术与传统的C4凸点大批量回流之后进行底部填充相比，一般一次热压过程只能完成一个芯片的键合与底部填充，因此整体的生产效率较低。

针对生产效率低的问题，解决方案除采用圆片级底部填充工艺外，还可将热压键合过程分为两步：第一步是预键合，实现芯片的拾取和放置；第二步是主键合，通过一次热压过程完成多个芯片在基板上的键合。这种将预键合和主键合分步（PMD）的工艺流程如图5（a）所示。压头的温度在整个过程中始终保持恒定，如图5（b）所示，省去了压头升温和降温的时间，从而提高了生产效率。预先施加的NCF也能够防止在从过程A到过程B的基板传输过程中芯片的移动。图5（d）展示了键合后的互连界面截面图。这种分步键合的方法也可以用在芯片堆叠中以提高生产效率。

图5 基于NCF底部填充预键合和主键合分步（PMD）的键合工艺

3.2  提高电互连可靠性

预成型底部填充技术在实际应用中的另一个主要问题是凸点处的电互连可靠性。由于底部填料在凸点互连之前就已经铺展在芯片载体上了，因此在凸点互连过程中，底部填料中的SiO₂填料很容易残留在凸点之间，从而降低互连的导电性能和载流能力，影响在高温/高湿或热循环下的焊点可靠性。

针对以上问题，已有的解决方案主要包括双层工艺、两步工艺、混合键合以及自组装技术等。

双层底部填充方法工艺流程如图6所示：在基板上施加一层底部填料，这种材料具有相对较高的粘度且不含SiO₂填料，然后在其上面再滴涂一层含有SiO₂的底部填料，最后将芯片放置在基板上进行键合实现凸点互连与底部填料的固化。用含65%（质量分数）的SiO₂填料的顶层底部填料可以实现100%的互连良率。使用这种双层工艺虽然避免了SiO₂颗粒的嵌入，但各工艺参数以及材料参数精确控制难度较大，底层材料的厚度和粘度对焊料凸点的润湿性起至关重要的作用，键合过程中的压力以及温度直接影响了两种材料的融合固化以及焊料凸点的互连等。此外，由于该工艺中使用了两种底部填料，大大增加了工艺步骤和成本。

图6 双层底部填充方法

两步工艺的方法即在圆片上施加NCF之后，通过化学机械抛光（CMP）、快速切割等方法，对凸点和底部填料的表面进行处理，一方面实现表面的平坦化，另一方面也可以去除凸点表面的底部填料，从而解决SiO₂填料的嵌入问题。利用快速切割的方式去除凸点上的底部填料工艺流程如图7所示。CMP之后凸点能够完全暴露出来。该方法的缺点是增加了工艺成本和工艺难度。在化学机械抛光中，需要选择合适的抛光液，从而同时实现Cu/Sn凸点与底部填料的平坦化。此外，利用快速切割的方法，容易在凸点及底部填料表面产生比较大的划痕。为了简化工艺、降低成本，早稻田大学提出了一种更为简单的结合等离子刻蚀的热压平整化工艺，如图8所示，也可以达到预期的效果。

图7 利用快速切割的方式去除凸点上的底部填料

图8 热压-等离子刻蚀方法去除凸点表面的底部填料

混合键合即在完成圆片上的凸点制作之后，先旋涂一层光敏光刻胶作为底部填料，然后利用光刻技术对光刻胶进行图形化处理，凸点键合与光刻胶固化同时实现，工艺流程如图9所示。常用的光敏光刻胶有BCB、PI、SU-8等。由于光刻胶中一般不含SiO₂颗粒，其CTE值较常规底部填料高，因此使用混合键合方法对封装体整体可靠性的影响还需深入研究。

图9 凸点/光刻胶混合键合工艺流程

自组装技术即通过对焊盘及钝化层的表面预处理，使铜焊盘表面疏水而钝化层Si₃N₄表面亲水，从而实现底部填料的自组装，如图10所示。表面处理后的焊盘和钝化层表面的水接触角差值可以达到119.9°（或底部填料接触角差值可以达到91.6°），从而实现了自组装，解决了凸点互连中底部填料嵌入的问题。图10通过扫描电镜及能谱测试也展示了表面处理后铜焊盘上几乎没有SiO₂颗粒，成功地实现了底部填料的自组装。该自组装技术能够与市场上的商业底部填充剂相容。

图10 底部填料在铜焊盘及阻挡层表面的自组装效应

3.3  开发纳米级高热导率填料

预成型底部填充技术主要应用于倒装芯片窄节距凸点互连中，芯片与基板之间的间距也比较小，传统底部填料中的微米级SiO₂颗粒难以满足凸点节距及高度不断缩小的需要，很容易出现孔洞，因此利用纳米级SiO₂作为填料成为了新的发展趋势，图11所示为制得的纳米SiO₂颗粒。

图11 纳米SiO₂颗粒扫描电镜照片

纳米SiO₂颗粒作为填料的缺陷：由于较大的比表面积和表面自由能，易产生团聚，导致分散性较差；填充纳米SiO₂后底部填料的粘度急剧增加，流动性变差；严重的团聚会使填料与基体之间的界面结合变弱，降低底部填料整体的热机械性能。

表面改性可用于解决以上问题。硅烷偶联剂是最广泛使用的表面改性剂，其结构一端可以与SiO₂填料发生物理或化学键合，另一端与聚合物基体实现优异的相容性，从而显著改善SiO₂在聚合物基体中的分散性和界面相容性。按照硅烷偶联剂的添加方法可以分为物理添加和化学改性。物理添加是直接将填料和偶联剂混合到环氧基质中，而化学改性是将改性后的SiO₂添加到环氧基质中。化学表面改性可以在粘度和热机械性能方面实现更好的改善。图12为利用化学改性方法对纳米级SiO₂颗粒进行表面处理后的效果，该复合材料的各项性能（包括粘度、CTE等）都满足对底部填料的需求。

图12 化学改性方法对纳米级SiO₂颗粒进行表面处理

随着对底部填料导热性能的需求增加，开发高导热率的新材料已提上日程。目前的研究方向为用其他热导率较高的材料替换SiO₂颗粒作为新的填料，如AgNWs@SiO₂核壳结构（图13），最终得到的AgNWs@SiO₂复合环氧基底部填料既可以实现较高热导率（大于1 W/(m·K)），又能满足底部填料绝缘性、粘度小于20 Pa·s等其他方面的性能需求。

图13 新型底部填充材料中的填料

4 总结与展望

以NCP为代表的非流动底部填充和以NCF为代表的圆片级底部填充均已成功应用于实际工业生产中。针对NCP/NCF预成型底部填充技术生产效率较低、电互连可靠性以及材料性能等方面的问题，产业界提出了多种改进措施：针对提高生产效率，开发了分步键合的方法，该法也能用于芯片三维集成；为解决SiO₂颗粒嵌入互连界面问题，提出了双层工艺、两步工艺、混合键合及自组装技术等解决方法，以去除凸点表面的底部填料从而得到更为可靠的电互连。底部填料性能的改进主要集中在填料的选择上：为适应窄节距互连，采用纳米级SiO₂填料并对易发生团聚的纳米SiO₂颗粒进行表面改性。此外，还可以通过将传统的SiO₂填料替换成热导率更高的陶瓷粉填料、纳米级AgNWs、AgNWs@SiO₂等材料来获得导热性能和可靠性更高的底部填料，以满足目前电子产品中更高的散热需求。今后窄节距倒装芯片的底部填充技术和高性能底部填充料的改进都仍将是微电子封装技术发展中的重要方向之一。

课题组简介

清华大学微电子所封装课题组自1980年代开始微电子封装技术的研究，紧密结合国内外微电子技术发展，通过广泛开展校内外合作、学科交叉，联合清华大学校内多个院系（材料系、机械系、力学系、电子系、工物系、分析中心等）在微电子封装和集成技术上的研究力量，发挥清华大学的学科综合优势，在微电子封装技术的设计、工艺、材料、可靠性、失效分析等方面开展研发工作，努力参与解决国内半导体封装技术发展进程中的一些技术难题，同时积极进行技术成果的转化。注重培养微电子封装方向的研究生。

课题组目前主要研究方向包括：系统级封装（SiP）与集成方法；先进封装工艺；高性能封装基板技术、高可靠器件封装方案、封装可靠性技术与失效分析方法等。依托清华大学微纳加工中心，逐步建成了具有大学特色的先进封装工艺技术研究、封装代工和封装测试分析能力。在封装设计、先进封装工艺（倒装芯片凸点成型方法、硅通孔工艺、三维集成技术等）、封装可靠性及失效分析等方面都有成体系、较深厚的技术服务能力。课题组先后参与和承担了多项国家级科研项目和任务，并与集成电路行业内多家国内外知名企业及研究机构等开展了广泛的项目合作。