EPjournal的个人博客分享 http://blog.sciencenet.cn/u/EPjournal

博文

封面文章:可重构技术与开源RISC-V指令集赋能智能识别计算加速(《电子与封装》第9期)

已有 388 次阅读 2024-10-10 16:06 |系统分类:论文交流

 本期封面报道单位 南京大学电子科学与工程学院

 封面文章 可重构技术与开源RISC-V指令集赋能智能识别计算加速

中文引用格式:权良华, 王艺霖, 黎思越, 李世平, 陈铠, 邓松峰, 何国强, 冯书谊, 傅玉祥, 李丽. 基于RISC-V和可重构智能加速核的异构SoC系统设计[J]. 电子与封装, 2024, 24(9): 090301 .

       近年来,针对人工智能算法加速器的研究受到广泛关注。在人工智能硬件加速中,计算单元占据了大量资源。由于需要同时支持大规模的乘加运算和激活函数的非线性计算,通常需要部署多套并行硬件计算资源,优化计算资源将显著提升硬件加速器的性能。另外,可重构处理器能够在运行时根据需求实时配置逻辑器件,动态地改变电路的功能,使其兼具专用集成电路的高性能特性和软件可编程的灵活性。

南京大学李丽教授课题组撰写《基于RISC-V和可重构智能加速核的异构SoC系统设计》一文,该设计通过采用可重构架构和ACT-MAC单元,实现了对现有硬件资源的高度复用,提升了资源的利用效率;通过合理的存储分配策略和高效灵活的软硬件协同计算方案,显著减少了数据读取时间,提高了数据处理的整体效率;通过NICE接口与开源RISC-V处理器集成,同时设计了DMAUART等外设,形成了完整的SoC系统。

该设计在Nexys Video FPGA中实现了芯片原型,并在其上部署了LeNetVGG16LSTM网络,成功实现了视频流,演示了该SoC原型芯片在图像分类和语义识别等领域的应用潜力。与同类工作相比,本设计在具备高能效比和高DSP效率的基础上,进一步提升了通用性,为面向嵌入式的通用人工智能加速器提供了新的选择。

智能加速核架构图



https://blog.sciencenet.cn/blog-3415146-1454683.html

上一篇:《电子与封装》特邀综述:FinFET/GAAFET/CFET纳电子学的研究进展(赵正平)
下一篇:封面报道:后摩尔时代芯片利器:先进Chiplet热管理技术的探索与创新(《电子与封装》2024年第10期)
收藏 IP: 120.195.194.*| 热度|

0

该博文允许注册用户评论 请点击登录 评论 (0 个评论)

数据加载中...

Archiver|手机版|科学网 ( 京ICP备07017567号-12 )

GMT+8, 2024-12-25 02:17

Powered by ScienceNet.cn

Copyright © 2007- 中国科学报社

返回顶部