博文
半导体学报2024年第6期——中文导读
|
专题文章
1 通过优化SAR ADC内部控制逻辑提升转换速度和动态性能
SAR ADC由于其数字化的结构可以充分利用先进工艺实现低功耗高精度的设计而被广泛关注。然而，目前报道的SAR ADC受限于逐次逼近的搜索效率和键合线引入寄生电感导致的基准电压波动等问题并没有广泛应用于高采样速率模数转换器。同时，随着物联网，无线通讯等应用的快速发展，市场对于高速高精度同时具有低功耗特性的模数转换器需求日趋迫切。因此，探索设计大于10 MSPS采样速率和16位分辨率精度的模数转换器对于工业应用和学术研究都具有潜在价值。
近日，西安交通大学张鸿教授课题组设计了一款16位18 MPSP的flash-assisted SAR ADC。他们在该工作中发现SAR ADC设计中传统的同步时序逻辑在高位存在对于比较时间的浪费，而异步时序逻辑在低位则存在对于建立时间的浪费。基于这一发现，该工作通过使得CDAC切换时间和比较器再生时间更合理分配，从而在不提高比较速度要求的情况下提供更多的参考电压稳定时间。这一想法是通过基于延迟锁定环的同步异步混合时序（HYSAS）逻辑实现的，它比现有的同步和异步SAR ADC提供了更长的CDAC稳定时间。因此，DAC参考电压切换不完全稳定问题或键合线电感引入的参考振铃问题可以在很大程度上得到解决。
基于同步异步混合时序逻辑，张鸿教授课题组采用40纳米CMOS技术实现了一款16位、18-MSPS的flash-assisted SAR ADC，实现了75.98-dB的信噪失真比（SNDR）以及94.02-dB的无杂散动态范围（SFDR），功耗仅为10毫瓦。
该文章以题为“A 16-bit 18-MSPS flash-assisted SAR ADC with hybrid synchronous and asynchronous control logic”发表在Journal of Semiconductors上。
图1. 16位、18-MSPS SAR ADC的架构与同步异步混合控制逻辑（HYSAS）的时序。
图2. ADC测试和校准平台。
文章信息：
A 16-bit 18-MSPS flash-assisted SAR ADC with hybrid synchronous and asynchronous control logic
Junyao Ji, Xinao Ji, Ziyu Zhou, Zhichao Dai, Xuhui Chen, Jie Zhang, Zheng Jiang, Hong ZhangJ. Semicond. 2024, 45(6): 062201 doi: 10.1088/1674-4926/23120049
Full Text2 基于输出功率稳定环路技术的小型化原子钟频率伺服SoC
时间作为最基本的物理量之一，在人类生活中扮演着极为重要的角色。科学发展的不断探索，国防安全的精确导航定位以及工业生产的精密仪器制造都离不开高稳定度高精度的时间参考标准。广泛应用的石英振荡器和MEMS振荡器易受外部环境和内部因素而产生较大的频率偏移，已不能满足人们对精确测量的要求。随着人们对原子层级的深入认识，发现原子超精细能级跃迁的电磁波频率非常稳定，于是便发明了使用原子超精细能级跃迁频率作为计时参考的原子钟。
传统原子钟体积大，功耗高，无法满足便携式和移动应用。相干布局捕获（CPT）方法已经成为实现紧凑型低功耗芯片级原子钟的可行选择，通过微波频率信号来调节两相干光场，使其与原子基态的两超精细能级跃迁至同一激发态能级的频率发生共振，从而获得高精度的频率信号。微波信号生成电路是原子钟中极为关键的模块，微波信号的质量直接影响原子钟的频率稳定性。
近日，电子科技大学王政教授团队课题组发布了应用于芯片级原子钟的频率伺服芯片成果。团队提出了功率稳定环路技术，在生成低相位噪声微波信号的同时，功率检测模块将检测到的微波信号输出功率转换成电压信息反馈给电源管理模块控制微波信号输出功率，提高了微波信号的功率稳定性，进而提高了原子钟的频率稳定度。经测试结果显示，CPT芯片级铯原子钟应用该频率伺服芯片实现了1.7 × 10-11秒平均艾伦方差。此外，该芯片还集成了1PPS模块，达到了小于5 ns的时钟同步精度。
在未来，原子钟将朝着小型化，低功耗，高频率稳定性的方向发展。在这个信息交互和全球互联的高速信息化时代，时间的精密测量和同步对于大国是重中之重，我们必须要自主建立自己的高稳定高精度原子钟频率标准系统，独立发展高性能原子钟。
该论文作为封面文章，以题为“A frequency servo SoC with output power stabilization loop technology for miniaturized atomic clocks”发表在Journal of Semiconductors上。
图2. 显微照片：(a) 频率伺服芯片；(b) 功率检测芯片。
文章信息：
A frequency servo SoC with output power stabilization loop technology for miniaturized atomic clocks
Hongyang Zhang, Xinlin Geng, Zonglin Ye, Kailei Wang, Qian Xie, Zheng WangJ. Semicond. 2024, 45(6): 062202 doi: 10.1088/1674-4926/23120056
3 基于动态强度可控型事件触发式电荷泵的全集成低压差线性稳压器
现代片上系统（SoC）通常集成了各种功能模块电路，这些模块往往具有不同的供电需求，并可能处于不同的工作状态，因此有必要采用精细化的电源管理策略对不同功能模块进行定制化供电，以提高系统能效和电路性能。
由于具备低噪声/纹波和快速瞬态响应等优点，低压差线性稳压器（LDO）非常适合于作为对噪声敏感的混合信号/模拟电路或快速数字电路的供电电源。传统的LDO通常需要大片外电容（通常在μF范围）来保证稳定性和瞬态性能。然而，对于集成了大量电压调节器的片上应用而言，这就会增加芯片面积、外部元件数量和PCB体积，同时键合的寄生效应也会影响瞬态性能。全集成LDO因为其无需片外电容也能保持输出电压稳定，在追求便携式或植入式等物联网设备小型化的过程中受到青睐。高效物联网设备通常大部分时间都处于待机模式，采用具有超低静态电流的LDO供电，有利于有效延长电池工作时长。同时，这些LDO在状态转换期间也必须展现快速的瞬态响应，并在主动工作时提供卓越的动态性能。因此，如何解决功耗和速度的折中问题，实现同时具备低静态功耗和快速响应的全集成LDO，具有重要应用价值。
近日，中山大学郭建平教授课题组提出了一种具有动态强度控制的事件触发型电荷泵控制技术。这项技术克服了传统用于增强瞬态响应能力的电荷泵结构与系统之间存在的稳定性、速度和精度之间的性能折衷，解决了在以往事件触发型电荷泵结构中被忽视的大信号稳定性问题。利用这一技术，设计了一款基于动态强度控制型事件触发式电荷泵的全集成低压差线性稳压器（OCL-LDO）芯片，同时实现了快速瞬态响应和低功耗。测试结果表明，所设计的LDO芯片实现了410 nA的低静态电流，并且在200 mA/10 ns负载变化下，输出电压能够在30 ns内恢复。
该文章以题为“An NMOS output-capacitorless low-dropout regulator with dynamic-strength event-driven charge pump”发表在Journal of Semiconductors上。
图2. 负载瞬态响应测试图。
文章信息：
An NMOS output-capacitorless low-dropout regulator with dynamic-strength event-driven charge pump
Yiling Xie, Baochuang Wang, Dihu Chen, Jianping Guo
J. Semicond. 2024, 45(6): 062203 doi: 10.1088/1674-4926/23120057
4 基于1/4速率可重构前馈均衡器和半速率高速比较器的28/56 Gb/s NRZ/PAM-4双模收发机
物联网(IoT)、人工智能(AI)和大语言模型(LLM)等数字密集型服务的快速发展推动高性能数据中心内海量高速数据传输需求的发展。近年来通过引入高阶幅度调制，非归零码(Non Return to Zero, NRZ)演进至四电平脉冲幅度调制(4 Pulse Amplitude Modulation, PAM-4)数据传输使数据率提升一倍。然而，与NRZ信号相比，PAM-4信号眼高被压缩至1/3，信噪比（SNR）降低了约9.5 dB。此外，由于非相邻电平之间转换的上升和下降时间有限，抖动性能也受到影响。考虑到DSP可以完成更复杂、灵活的信道均衡，长链路PAM-4的应用场景促使 SerDes 收发机向基于ADC/DAC+DSP的数字架构方向转移。然而，基于数字架构的解决方案也面临两大挑战。首先，由于DSP的存在，接收机的总功耗相当高。其次，ADC需要非常低的时钟抖动以保持合理的有效比特数（ENOB）。对于短距离和超短距离链路的应用场景，基于模拟架构的收发机可以提供更优的能耗和面积效率。
近日，西安交通大学桂小琰教授课题组设计了一款基于28-nm CMOS 工艺的28/56 Gb/s NRZ/PAM-4双模收发机。发射机采用1/4速率架构并提出了一种4抽头可重构前馈均衡器，实现均衡能力的灵活配置。接收机采用半速率架构同时提出了一种多时钟相位采样的高速比较器，和传统StrongArm比较器相比其regeneration time加快2.5倍。测试结果表明，该收发机在56 Gb/s数据率下工作时发射机和接收机功耗分别为125 mW 和181.4 mW。
采用基于模拟-混合信号的收发机架构，并提出一种半速率高速比较器电路拓扑，实现了在短距传输应用中更低的功耗，对高速低功耗有线收发机在产业界的应用起到积极推动的作用。
该论文以题为“A 28/56 Gb/s NRZ/PAM-4 dual-mode transceiver with 1/4 rate reconfigurable 4-tap FFE and half-rate slicer in a 28-nm CMOS”发表在Journal of Semiconductors上。
图1. 发射机整体架构。
图2. 接收机整体架构。
文章信息：
A 28/56 Gb/s NRZ/PAM-4 dual-mode transceiver with 1/4 rate reconfigurable 4-tap FFE and half-rate slicer in a 28-nm CMOS
Yukun He, Zhao Yuan, Kanan Wang, Renjie Tang, Yunxiang He, Xian Chen, Zhengyang Ye, Xiaoyan GuiJ. Semicond. 2024, 45(6): 062204 doi: 10.1088/1674-4926/24010001
综 述
5 基于忆阻器的神经形态电路：赋予机器人人类般的智慧
从神经科学和机器人技术的深度融合入手是实现机器人智能化的有效途径。近年来，通过模仿人脑内部基本神经机制设计的一系列算法模型为机器人控制带来了显著优势。但随着信息科技进入人工智能、大数据、云计算时代，基于冯诺依曼存算分离架构的硬件系统算力需求面临着巨大挑战。通过忆阻器在硬件层面仿真神经元和突触特性的新型架构能够体现出更大优势。基于不同材料不同忆阻特性实现仿生突触和神经元的忆阻器已被广泛研究，具有类脑处理方式和控制功能的基于忆阻器的神经形态电路也显得尤为重要。
近日，电子科技大学刘富才教授课题组在综述文章中系统地分析总结了包括离子迁移、自旋、铁电和相变的不同忆阻机理；不同器件结构及其仿生特性；并进一步总结提出了基于忆阻器的神经形态电路在实现多模态信息整合、时空信息处理、并行计算的类脑处理以及仿生控制工作中的四条途径及其优势，通过构建新型器件结构、多调控手段以及通过外围电路构建阵列实现类脑的复杂信息处理，利于忆阻器及外围电路构建实现纯模拟和数模混合的仿生控制平台。最后，总结了基于忆阻器的神经形态电路控制领域存在的问题以及未来展望。
该文章以题为“Neuromorphic circuits based on memristors: endowing robots with a human-like brain”发表在Journal of Semiconductors上。
图1. 基于忆阻器的神经形态电路组成的人工神经系统和生物神经系统比较图，实现类脑处理以及仿生控制工作中的四条途径。
图2. 不同忆阻器结构及其仿生性质。
文章信息：
Neuromorphic circuits based on memristors: endowing robots with a human-like brain
Xuemei Wang, Fan Yang, Qing Liu, Zien Zhang, Zhixing Wen, Jiangang Chen, Qirui Zhang, Cheng Wang, Ge Wang, Fucai Liu
J. Semicond. 2024, 45(6): 061301 doi: 10.1088/1674-4926/23120037
Full Text6 互补记忆晶体管应用于神经形态计算的“哲学三问”
近年来，类脑神经形态计算研究方兴未艾，有望成为下一代计算范式。在硬件实现层面，神经形态计算要求底层器件能够模仿生物神经元、突触等特性，既能承担计算任务，也能在计算单元内直接存储计算结果。因此，以忆阻器、记忆晶体管（memtransistor）为代表的存算一体器件成为支撑神经形态计算的研究热点。另一方面，众所周知，互补晶体管（complementary metal-oxide field effect transistor，缩写CMOS）是现代集成电路技术的基石器件。那么，互补记忆晶体管（complementary memtransistor，缩写CMT）是否可能是未来神经形态计算的基石硬件单元呢？
近日，华中科技大学何毓辉教授课题组基于他们在这个领域的一系列研究工作，对该问题发表了一篇有趣的综述。他们提出了互补记忆晶体管应用于神经形态计算的“哲学三问”：我是谁（what），从哪来（how），到哪去（why）。
首先是“我是谁”，即互补记忆晶体管有哪些独特的电学特性，能够把它自身跟普通记忆晶体管区分开？作者分析显示，互补记忆晶体管最根本的特性是，构成一个基本单元的这两个晶体管，在同一个写电压作用下，会表现出相反的非易失电导调制行为。当应用于神经形态计算时，这两个晶体管一个是增强型突触（potentiative synapse），另一个则是削弱型突触（depressive synapse）。更有趣的地方是，给定同样的突触前/后脉冲对（pre- and post-synaptic pulses），一个器件模仿生物突触的依赖于脉冲发放时刻可塑性（STDP），另一个则模拟相反的行为（anti-STDP）。
接下来的问题是“从哪儿来”，即如何制备互补记忆晶体管？作者的分析显示，从沟道材料层面，需要使用禁带宽度较小的半导体材料，如此才能在两个晶体管中分别设置多子为电子、空穴的导电机制；从栅介质材料层面，需要使用会引发沟道电导非易失调制行为的材料，如铁电栅介质、电荷俘获层等。在上述两个条件支撑下，栅极施加的写电压就会在分别为电子、空穴导电的两个晶体管中引发相反的电导调制行为。
最后的问题是“到哪儿去”，即我们为什么要研究、制备互补记忆晶体管，它有哪些独特的用途？或者说，相比普通记忆晶体管，它在哪些重要的神经形态计算算法、应用场景下，有突出的性能优势？作者仔细分析、总结了该领域的若干工作，指出互补记忆晶体管用于实现（1）脉冲神经网络监督学习算法ReSuMe，（2）类脑强化学习算法R-STDP，（3）融合“事件相机”与“类脑计算”的感算存一体器件等的革命性优势。
该文章以题为“Complementary memtransistors for neuromorphic computing: How, what and why”发表在Journal of Semiconductors上。
文章信息：
Complementary memtransistors for neuromorphic computing: How, what and why
Qi Chen, Yue Zhou, Weiwei Xiong, Zirui Chen, Yasai Wang, Xiangshui Miao, Yuhui HeJ. Semicond. 2024, 45(6): 061701 doi: 10.1088/1674-4926/23120051
研究论文
7 基于超薄势垒AlGaN/GaN的无栅槽刻蚀Si基GaN增强型射频器件
GaN材料具有宽禁带、高击穿、高热导率以及高电子饱和速度等优势，可以突破传统半导体材料的物理限制，是制备高频高压大功率器件的首选，通常应用于微波射频、电力电子和光电子等重要领域。如何实现高均匀增强型器件是GaN基功率器件一直面临的挑战。对于电力电子器件，增强型可以保证失效安全，而对于射频器件，增强型器件可以提供稳定的电源信号，保证器件良好的线性度和功率输出性能。另一方面，采用正压供电可以极大地简化电源电路设计，节约芯片面积，提高系统集成度。
近日，中国科学院大学微电子研究所黄森研究员团队，基于自主Si基超薄势垒AlGaN (< 6 nm)/GaN异质结构，实现了无需刻蚀AlGaN势垒层的Si基GaN增强型射频高电子迁移率晶体管（HEMT）。超薄势垒异质结具备较高的本征横纵比（栅长与势垒层厚度之比），可以抑制GaN基毫米波乃至太赫兹器件栅长微缩引起的短沟道效应。另外，超薄势垒异质结由于AlGaN势垒层较薄(< 6 nm)，制备得到的器件具备较大的栅极串联电容，本征跨导较大，有助于器件实现更好的射频性能。为最终实现GaN与Si的异质集成，该研究采用了Si衬底和无金欧姆制备工艺。制备得到的增强型UTB-AlGaN/GaN HEMTs栅长为1 μm，阈值电压为+1.1 V且表现出较好的阈值均一性。同时器件的最大电流增益截止频率和功率增益截止频率分别为31.3/99.6 GHz，在3.5 GHz连续波测量条件下最大输出功率密度可达1.0 W/mm，最大功率附加效率为52.47%。
基于超薄势垒层AlGaN (< 6 nm)/GaN异质结构实现了工艺稳定的增强型器件，并表现出良好的射频性能，为增强型射频与功率器件的集成提供了新的思路。
该文章以题为“Recess-free enhancement-mode AlGaN/GaN RF HEMTs on Si substrate”发表在Journal of Semiconductors上。
图3. 超薄势垒增强型AlGaN/GaN HEMT在3.5 GHz下的输出功率特性曲线。
文章信息：
Recess-free enhancement-mode AlGaN/GaN RF HEMTs on Si substrate
Tiantian Luan, Sen Huang, Guanjun Jing, Jie Fan, Haibo Yin, Xinguo Gao, Sheng Zhang, Ke Wei, Yankui Li, Qimeng Jiang, Xinhua Wang, Bin Hou, Ling Yang, Xiaohua Ma, Xinyu Liu
J. Semicond. 2024, 45(6): 062301 doi: 10.1088/1674-4926/23120006
8 单模太赫兹量子级联激光器锁相阵列
太赫兹（THz）波由于穿透力强、对人体无损伤等特性，在分子传感、医学成像以及天文遥测等领域有着广泛的应用场景。但传统的电子器件，在频率超过1 THz后功率急剧下降；而带间跃迁的光子器件，受材料最小带隙能量的限制，激射频率一般大于10 THz。因此就形成了所谓的“THz间隙”。太赫兹量子级联激光器（THz QCL）利用子带间量子化能级的跃迁，通过调节阱宽和垒厚可以实现不同频率THz光的灵活调控，有助于进一步促进太赫兹技术的发展和应用。
近日，中国科学院半导体研究所刘峰奇研究员课题组通过片上集成Talbot腔和THz QCL横向脊阵列，利用衍射波耦合实现了五脊阵列的锁相耦合。在本方案中，创新性的提出渐变吸收边界设计，提高了高阶超模和基超模的模式损耗差，确保阵列器件稳定在基超模工作。阵列中每个脊单元上均制备了一阶掩埋式分布反馈（DFB）光栅，以确保器件的单模工作。相邻脊单元的间隔远大于自由空间波长，不仅增强了散热能力，还提高了远场亮度。最终，5脊阵列器件测试得到4.3 THz频率下108 mW的单模输出功率，相比于单脊DFB器件实现了4.9倍的功率放大。
这一结果证明了Talbot效应在增强太赫兹量子级联激光器单模功率方面的有效性，为高功率单模太赫兹源的实现提供了新方法，有利于太赫兹技术的应用和进一步推广。
该文章以题为“Phase-locked single-mode terahertz quantum cascade lasers array”发表在Journal of Semiconductors上。
图1. （a）DFB锁相阵列器件的三维结构示意图；（b）脊阵列区域的放大视图；（c，d）掩埋DFB光栅的显微图，光栅深度约为600 nm；（e）DFB阵列器件的扫描电镜图。
文章信息：
Phase-locked single-mode terahertz quantum cascade lasers array
Yunfei Xu, Weijiang Li, Yu Ma, Quanyong Lu, Jinchuan Zhang, Shenqiang Zhai, Ning Zhuo, Junqi Liu, Shuman Liu, Fengmin Cheng, Lijun Wang, Fengqi Liu
J. Semicond. 2024, 45(6): 062401 doi: 10.1088/1674-4926/23120010
Full Text9 c面蓝宝石图形衬底上的倒金字塔GaN生长调控
在c面蓝宝石衬底上制备三维GaN表面微结构，可以形成极性、半极性和非极性晶面，从而为制备多波长发光二极管等新型器件提供了技术途径。但已有的GaN表面微结构制备方法大都依赖选区生长或刻蚀等工艺，复杂度较高。
清华大学罗毅院士课题组前期提出了蓝宝石图形衬底（PSS）上直接生长倒金字塔GaN表面微结构的金属有机物化学气相沉积（MOCVD）方法（Phys. Status Solidi A, 2017, 1600810），简化了工艺步骤，并基于该方法实现了颜色可调的发光二极管（Adv. Optical Mater. 2020, 2001400）。近日，该课题组又从生长动力学与热力学的角度系统研究了生长条件与晶面生长速率的关系，建立了晶面生长竞争模型，实现了对倒金字塔GaN极性面{0001}和半极性面和
面积的可控调节。
图1. (a) 倒金字塔型GaN表面微结构的生长过程示意图；(b) 倒金字塔型GaN表面微结构的SEM截面图。
图2. (a) 晶面间夹角>180°时的晶面面积随生长变化示意图；(b) 晶面间夹角<180°时的晶面面积随生长变化示意图；(c) 不同晶面的生长速率与生长温度之间的关系曲线图。
文章信息：
Control of GaN inverted pyramids growth on c-plane patterned sapphire substrates
Luming Yu, Xun Wang, Zhibiao Hao, Yi Luo, Changzheng Sun, Bing Xiong, Yanjun Han, Jian Wang, Hongtao Li, Lin Gan, Lai Wang
J. Semicond. 2024, 45(6): 062501 doi: 10.1088/1674-4926/24010013
https://blog.sciencenet.cn/blog-3406013-1438480.html
上一篇：半导体学报2024年第5期——中文导读
