CMP可应用于半导体器件制造的前道工艺(FEOL)，中道工艺(MOL)后道工艺(BEOL)。EOL阶段CMP的重要工艺是浅沟槽隔离(STI)，MOL阶段CMP的重要工艺是钨接触层抛光和层间介质(ILD)抛光工艺，在 BEOL 阶段 CMP，Cu、TaN/Ta 或其他线的去除工艺很重要。今天我们着重介绍的是浅沟槽隔离工艺STI（shallow trench isolation）。STI通常用于0.25um以下工艺，通过利用氮化硅掩膜经过淀积、图形化、刻蚀硅后形成槽，并在槽中填充淀积氧化物，用于与硅隔离。

下面详细介绍浅沟槽隔离工艺：1. 晶圆：选择重掺P⁺型衬底，晶向为<100>，电阻率为0.01 Ω·cm；其中轻掺P^-型外延，晶圆正面覆盖一层2μm厚硅，电阻率为14 Ω·cm，然后利用先用Piranha+HF+SC1+SC2清洗晶圆，其中Piranha用来去除有机物；HF用来去除二氧化硅；SC1用来去除颗粒物；SC2用来去除金属离子。然后用热氧化工艺在P^-型外延层上生成厚度为100 Å的衬垫层（Pad Oxide）以缓解后续氮化硅对晶圆造成的不良影响，以及同时隔离层保护有源区在去掉氮化物的过程中免受化学沾污（因为氮化硅是一种具有较强应力的薄膜材料，且硅和氮化硅具有不同的热膨胀和收缩系数，氮化硅不能直接沉积在硅表面。否则当晶圆受热或冷却时，膨胀或收缩都可能会造成晶圆内部出现位错）

2. 掩模版形成：衬垫层制作好后，首先在其之上使用化学气相沉积（CVD）形成一层厚度为1200Å的氮化硅，作为后续化学机械研磨（CMP）工艺的停止层；其次，利用CVD在氮化硅上面再沉积一层厚度为2000Å的无定型碳（Amorphous Carbon）作为硬掩膜（Hard Mask）；再次，在硬掩膜上覆盖一层厚度为500Å的底部防反射涂层（BARC）；最后，旋涂一层厚度为3000Å的光刻胶并做软烤

3. 硬掩膜图案化：硅晶圆通过透明石英制成的光罩暴露于193nm的紫外光下，该光罩上绘制有铬质图案，由于其对紫外线不透明，因此可以实现硬掩膜的图案化；硬掩膜图案化后，硅晶圆需要通过软烤使光刻胶具备结构的完整性。然后将光刻胶曝光并显影，曝光后再经紫外烘烤（PEB）来形成光刻胶图案，并将光刻胶转变为耐抗刻蚀的交联亚酰化物质；使用高度各向异性刻蚀去除BARC和硬掩膜。由于光刻胶不受刻蚀的影响，可以保护其下方的材料，去除光刻胶和BARC，留下图案化的硬掩膜。

4. 浅槽形成： 首先，利用硬掩膜并通过各向异性刻蚀氮化硅、氧化物并深入硅外延层，形成浅槽（Trench）。一旦刻蚀到达硅表面，需要通过改变刻蚀机的压力和气体参数，使刻蚀过程中各向异性减少，从而实现沟槽侧壁5~15°倾斜。剥离硬掩膜并在Piranha中清洗晶圆；之后使用P/HF/SC1/SC2清洗晶圆，在浅槽表面生长100Å厚的二氧化硅层。这种氧化层被称为浅槽衬垫（Trench Liner），它有助于缓解浅槽上下角周围的硅应力。氮化硅起到扩散屏障的作用，阻止二氧化硅在其下方的生长。

5. 浅槽填充：使用P/SC1/SC2中清洗氧化物表面，通过CVD沉积厚度为4000Å的正硅酸乙酯（TEOS）氧化物。CVD的优点是可以快速沉积较厚的氧化物，但缺点是沉积物不如氧化生长的物质致密。因此需要将晶圆在1000°C下加热20分钟，以使TEOS致密，更耐湿法刻蚀。CMP抛光，其中氮化硅作为停止层。抛光后，晶圆在P/SC1中清洗，CMP抛光，其中氮化硅作为停止层。抛光后，晶圆在P/SC1中清洗。接下来，将晶圆浸入氢氟酸中去除衬垫层。在此过程中会优先去除浅槽角落的氧化物，因为这些区域承受压力，刻蚀速度更快。这将导致沿着沟槽的两侧产生缺口（Notch），这可能在后续工艺中引起问题。在P/SC1/SC2中清洗晶圆，生长50Å厚度的牺牲氧化层（Sac Ox），也是起到屏蔽的作用