作者

刘兆锐^§，高彩芳^§，杨静泊，陈祖信，李恩龙*，李俊，李梦姣*，张建华*

机构

上海大学，清华大学，华南师范大学

Citation

Liu Z R, Gao C F, Yang J B, Chen Z X, Li E L, Li J, Li M G, Zhang J H. 2026. Memristor devices for next-generation computing: from performance optimization to application-specific co-design. Int. J. Extrem. Manuf. 8 012004

免费获取全文

https://doi.org/10.1088/2631-7990/ae053a

撰稿 | 文章作者

1. 文章导读

传统硅基存储计算架构难以满足AI等技术对高通量、低功耗的需求，而忆阻器在这些方面具有独特优势却受材料稳定性等问题制约。聚焦忆阻器从实验室制备到规模化应用的挑战.

近期，上海大学微电子学院的李梦姣课题组在SCI期刊《极端制造（英文）》期刊上发表了题为“Memristor Devices for Next-Generation Computing: From Performance Optimization to Application-Specific Co-Design”的综述文章，阐述忆阻器在材料工程、结构设计等性能优化前沿进展，提出材料-器件-阵列-算法-芯片的多级协同优化框架，对下一代忆阻器技术发展具重要意义。

2. 图文解析

图1展示了忆阻器从器件级创新到系统集成的发展路线图。自早期对忆阻行为的发现与机制研究以来，该领域经历了从单元器件优化到阵列结构开发（如1R和1T1R配置），以及系统级芯片与算法集成的演进。本文系统综述了近年来高性能忆阻器技术的研究进展，着重探讨了提升其性能的途径，包括材料工程、结构设计、脉冲协议优化和算法调控等策略。文章还深入分析了面向不同应用场景的性能指标要求，包括非易失性存储、神经形态计算和硬件安全等领域，并对比分析了当前最先进的忆阻器性能。最后，在面向未来应用的挑战与前景背景下，进一步探讨了如何通过材料-器件-阵列-算法-芯片的协同设计方法实现器件级与系统级的整体优化，以推动高性能忆阻器技术的实用化发展。

图1 忆阻器从器件级创新到系统集成的演进路线图。

由于忆阻器技术的多样性和广泛的应用场景，每个应用领域都有其特定的性能要求（图2）。例如，在非易失性存储器应用中，忆阻器须具备高耐用性、低功耗和持久数据保留时间。在神经形态计算中，非易失性忆阻器需要高开关速度、低延迟、精细的突触权重更新和稳定的循环耐受性，这对于神经网络的训练和学习至关重要。相反，具有固有随机性的易失性忆阻器可用于硬件安全应用。

图2 不同应用场景对忆阻器的不同性能需求。

忆阻器性能的优化是一个多方面且跨学科的课题，涉及材料科学、器件物理、电路设计和算法调优等多个领域。为了系统地探讨这一话题，我们将优化策略分为三大类：材料和结构优化、阵列优化以及系统和操作优化。其中材料和结构优化方面探讨四个关键方向：材料选择、掺杂技术、电极工程、界面工程以及异质集成技术（图3）。在结构优化设计上，采用三维电极、异质界面工程和vdW集成技术可有效抑制漏电流、增强导电通道稳定性，并实现高密度集成。算法层面则需结合脉冲动态调制、噪声抑制协议和硬件感知训练，以补偿器件非线性、波动性和缺陷，提升系统容错性与计算精度。

图3 忆阻器优化的工程策略。

3. 总结与展望

尽管忆阻器在超低能耗、高耐久性和多态存储等方面展现出潜力，但仍面临理论能耗与实际系统能耗之间存在显著差距、高密度集成中的热电耦合与界面可靠性等物理挑战，以及缺乏跨尺度的器件-电路-算法协同设计框架等关键瓶颈。这些因素共同阻碍了忆阻器从实验室研究走向实际应用。为此，必须通过材料与结构的创新抑制漏电流、优化热管理，并采用软硬件协同设计策略，在保持计算精度的同时提高系统能效和容错能力，从而推动忆阻器技术在神经形态计算与存算一体系统中的规模化应用。

4. 作者简介

李梦娇，上海大学

李梦姣，教授，从事新型后摩尔微纳半导体光电器件的性能研究，以及亚纳米集成逻辑电路、存储器、智能感知电子芯片的应用开发。在相关领域发表SCI论文40余篇，其中以第一/通讯作者发表Nature Electronics，Nature Communications, Science Advances，Advanced Materials，Advanced Functional Materials等高影响力的学术论文17篇。2023年入选国家高层次人才引进项目，2022年入选上海市领军人才（海外）项目。主持国家级科研项目2项。