在现代电力系统与电子电路中，设备开关操作引发的慢前沿过电压 (即开关浪涌) 是一类常见电气现象，据统计，这类内部操作产生的过电压占系统总过电压的50%至70%，会对设备绝缘形成严重威胁。金属氧化物压敏电阻作为过电压保护核心器件，被广泛用于钳制此类浪涌电压，然而，压敏电阻在长期服役中，会因持续电热应力、温度波动及反复浪涌冲击出现性能退化，最终造成保护失效。尽管开关浪涌的发生更为普遍，但现有研究多聚焦于雷电等快前沿过电压对压敏电阻的影响，对于开关浪涌如何从微观结构层面诱发压敏电阻退化的机理，至今仍缺乏全面认知，本文研究正是为了填补这一空白，通过实验探究开关浪涌次数对压敏电阻微观核心参数——晶粒势垒高度的影响，并建立二者间的定量关系模型。

• 研究内容

本研究选取三家不同制造商、规格相近的360个商用低压金属氧化物压敏电阻作为实验样品。为模拟实际工况，研究人员将所有样品置于60摄氏度恒温环境中，施加符合IEEE和IEC标准的交流开关浪涌。实验通过控制浪涌施加时间 (12小时、24小时、36小时和48小时)，换算出对应的浪涌冲击次数，分别为432万、864万、1296万和1728万次。在每次退化实验前后，研究人员均精确测量样品的参考电压和电容 - 电压特性——参考电压变化是评估压敏电阻宏观性能退化的直接指标，电容-电压特性曲线则用于深入分析其微观结构变化。

实验结果清晰表明，随着开关浪涌次数增加，所有制造商的压敏电阻样品平均参考电压均呈下降趋势，标志着器件保护性能持续劣化。其中，制造商Y的样品退化速度最快，24小时后参考电压变化已超过5%，达到业界公认的退化预警阈值。更重要的是，通过电容-电压特性曲线计算得出的晶粒势垒高度，也随浪涌次数增加而显著降低。晶粒势垒高度是压敏电阻微观结构中承担绝缘作用的关键参数，其降低意味着氧化锌晶粒尺寸增大、整体导电性增强，进而削弱压敏电阻的钳压保护能力。制造商Y的样品在晶粒势垒高度上的降幅最为明显，48小时后降幅高达40.32%，与参考电压的急剧下降相吻合。

为科学验证开关浪涌次数对晶粒势垒高度的影响是否具备统计显著性，研究团队采用F统计分析 (方差分析)。分析结果显示，三家制造商的样品中，不同浪涌次数处理组之间的晶粒势垒高度均值均存在显著差异 (p值远小于0.05)，有力证明浪涌次数是导致晶粒势垒高度降低的关键因素。在此基础上，研究人员运用线性回归分析对二者关系建模。回归模型显示，开关浪涌次数与晶粒势垒高度之间存在明确的线性负相关关系。模型系数进一步量化这种影响：每施加一次开关浪涌，制造商X、Y、Z的压敏电阻晶粒势垒高度分别降低约0.024、0.055和0.033电子伏特每厘米。该模型拟合优度较高，能够有效预测压敏电阻在重复开关浪涌下的性能退化趋势。

图为开关浪涌老化测试的试验装置

• 研究总结

本研究通过系统的实验设计与严谨的统计分析，成功揭示了开关浪涌次数对低压金属氧化物压敏电阻性能退化的影响机制。研究不仅从宏观层面证实重复开关浪涌会导致压敏电阻参考电压下降，更深入微观结构层面，首次明确建立起开关浪涌次数与晶粒势垒高度降低之间的线性定量关系模型。研究结果表明，晶粒势垒高度对开关浪涌冲击极为敏感，其随浪涌次数增加呈线性降低趋势，是表征压敏电阻老化程度的关键物理指标。这一发现为理解和预测压敏电阻在实际工况下的寿命与可靠性提供了重要理论依据和数据支持，借助该模型，工程师能够更精准地评估压敏电阻在特定开关浪涌环境下的服役状态，进而制定更科学的状态监测与维护策略，最终提升电力系统和电子设备运行的安全性与稳定性。

阅读英文原文：https://www.mdpi.com/2286194

• Electronic Materials 期刊介绍

主编：Prof. Dr. Wojciech Pisula, Max Planck Institute for Polymer Research, Germany; Lodz University of Technology, Poland

期刊领域涵盖基础科学、工程和电子材料的实际应用等方面内容。期刊主题包括但不限于：用于电子和微电子器件的电子材料，包括介电材料、半导体；材料的集成、生长和加工；集成电路器件、互联、绝缘体和场发射应用材料；电子材料建模，包括密度泛函理论方法、分子动力学等；以及电子材料的表征等。期刊目前已被Scopus、Ei Compendex、CNKI、DOAJ、EBSCO、OpenAIRE等数据库收录。

2024 CiteScore：3.9

Time to First Decision：27.2 Days

Acceptance to Publication：3.9 Days

期刊主页：https://www.mdpi.com/journal/electronicmat