研究论文

13 一种基于二次谐波重混频技术的28nm CMOS低功耗紧凑亚太赫兹直接转换接收机

随着人工智能、扩展现实和高吞吐量工业链路的快速发展，无线通信系统对带宽的需求持续攀升，推动研究向sub-THz（100–300 GHz）频段延伸。该频段频谱资源丰富，被认为是实现 tens-of-Gb/s 高速无线传输的重要技术方向。基于硅基CMOS工艺的sub-THz收发芯片因具有高集成度和低成本优势，受到广泛关注。然而，现有相干解调sub-THz接收机中的本振（LO）链通常需要高倍频次数的倍频器级联与多级缓冲驱动，功耗居高不下，部分工作中LO链功耗甚至占接收机总功耗的80%以上，成为制约系统能效与集成度的关键瓶颈。

近日，电子科技大学集成电路科学与工程学院王政教授与谢倩副教授课题组针对sub-THz接收机LO链功耗过高的问题，提出了一种二次谐波重混频技术。团队在传统三倍频器输出匹配变压器的初级抽头处引入二次谐波增强电感，在保持差分模式阻抗匹配的同时，有效提升了晶体管漏端共模二次谐波电压幅度。该共模二次谐波与栅极基波信号混频，产生额外的差分三次谐波输出，与传统非线性产生的三次谐波同相叠加，显著提高了三倍频器的饱和输出功率与效率。测试结果表明，采用该技术实现的×9 LO链功耗仅为65 mW。与近年同类工作相比，该接收机将LO链功耗占比从常见的60%以上降低至36.3%，峰值转换增益达30.5 dB，3 dB射频带宽为34 GHz，带内最小双边带噪声系数（DSB NF）为9.9 dB。

该工作通过电路层面的谐波能量复用，为sub-THz接收机的低功耗设计提供了一种有效途径，对推动sub-THz通信系统的实用化起到了积极的作用。

该文章以题为“A compact and low-power sub-THz direct-conversion receiver with 2nd-harmonic-remixed LO chain (×9) in 28nm CMOS technology”发表在Journal of Semiconductors上。

文章信息：

A compact and low-power sub-THz direct-conversion receiver with 2nd-harmonic-remixed LO chain (×9) in 28nm CMOS technology

Yuhan Ding, Tiehuai Zhang, Kailei Wang, Yuanxun Zhou, Yuyang Nan, Yinan Zhou, Qian Xie, Yiming Yu, Jingzhi Zhang, Kai Kang, Zheng Wang

J. Semicond., 2026, 47(6): 062204 doi: 10.1088/1674-4926/26010040

Full Text 

14 基于物理原理的RRAM紧凑模型实现跨时间尺度多级编程

阻变存储器（RRAM）正逐渐成为研制低成本、高能效、高安全性芯片的关键技术，在边缘计算领域的应用前景尤为突出。其电可编程电阻特性，已广泛应用于多种存内计算和神经形态架构。通过调控外加电压和限制电流（I_C），RRAM器件可在置位和复位过程中被编程为多个电阻态，从而实现多级功能。现有紧凑模型通常能够较好地描述复位阶段的多级阻变规律，但仅有少数模型考虑置位过程的多级特性，且鲜有模型经过涵盖多时间尺度器件动态特性的全面实验数据验证。本研究提出了一种基于物理原理的紧凑模型，通过引入导电细丝（CF）的横向动态演变，扩展了UniMORE RRAM框架，实现了对不同I_C值下置位操作的精确模拟。该模型已根据IHP 130 nm 1T1R RRAM技术的实验数据进行校准，并能够在单一置位参数集下再现器件在多种工作条件下的行为。上述结果表明，该紧凑模型在基于RRAM的电路设计优化中具有潜在应用价值。

图1. 置位（SET）操作过程中导电细丝（CF）演化示意图。根据限流（I_C）取值不同，可观测到三种不同的导电细丝演化形式。

该文章以题为“Physics-based RRAM compact model for multilevel programming across multiple timescales”发表在Journal of Semiconductors上。

文章信息：

Physics-based RRAM compact model for multilevel programming across multiple timescales

Tommaso Zanotti, Tommaso Rizzi, Emilio Pérez-Bosch Quesada, Andrea Baroni, Keerthi Dorai Swamy Reddy, Eduardo Pérez, Christian Wenger, Paolo Pavan, Francesco Maria Puglisi

J. Semicond., 2026, 47(6): 062301 doi: 10.1088/1674-4926/25100024

Full Text 

15 MPNet：基于深度学习的集成电路TCAD模块化工艺代理框架

随着晶体管尺寸不断缩小，集成电路制造工艺的复杂性急剧增加，导致TCAD仿真时间显著增长。由于精确的仿真通常需要在极细粒度的网格上求解复杂的偏微分方程组，单个集成工艺流的仿真可能需要数小时甚至数天才能完成。这种计算瓶颈使得传统数值TCAD在需要快速迭代和大规模采样的应用场景中变得不切实际，例如工艺窗口优化、统计变异性分析或稳健的设计技术协同优化（DTCO）等，这些应用通常需要数千次仿真运行。

现有的深度学习方法主要采用端到端的替代模型，试图直接将工艺配方映射到最终的器件电学特性。然而，这些"黑盒"模型存在显著局限性：它们缺乏灵活性和可解释性，无法清晰展示器件几何结构和掺杂分布的逐步演化过程；当集成工艺中的中间步骤增加或减少时，模型必须完全重新训练。这种缺乏物理透明度和中间工艺步骤验证的问题，使得难以建立对复杂集成制造步骤预测结果的信任。

为解决上述问题，浙江大学集成电路学院倪东教授课题组在《半导体学报（英文）》2026年第47卷第6期发表了题为"MPNet: A modular deep learning process TCAD surrogate modeling framework"的研究论文，提出了首个模块化深度学习工艺TCAD替代建模框架MPNet。该框架突破性地摒弃了将多步工艺“黑盒化”的端到端映射思路，而是将复杂的集成电路集成工艺流拆解为多个独立的工艺模块，分别对应刻蚀、沉积、离子注入等具体TCAD仿真步骤。每个模块内部采用增强型UNet架构与交叉注意力特征演化机制，能够将工艺配方参数与器件几何图像特征在潜在空间中深度融合，从而精准捕捉器件结构形貌与掺杂浓度在单步工艺中的动态演变过程，从根本上解决了传统AI替代模型缺乏物理可解释性与中间步骤验证能力的难题。

为克服多模块级联带来的误差累积瓶颈并提升模型泛化能力，研究团队创新设计了“模块预训练+集成微调”的双阶段训练策略。在预训练阶段，各工艺模块独立学习单步工艺的精确映射关系；随后将其按实际制造顺序级联，引入灵敏度加权损失函数进行全局联合微调，通过反向传播同步优化所有模块参数，有效抑制了长流程推理中的误差放大效应。此外，框架巧妙引入了同类工艺参数共享机制，使执行相似物理任务的模块共用网络权重，不仅将整体模型参数量大幅压缩至原来的六分之一，还确保了模型在增减中间工艺步骤时具备极强的灵活性与工程鲁棒性。

在18步平面MOSFET集成工艺流的严格验证中，MPNet框架展现出卓越的工程应用价值，整体预测保真度超过98.7%，相较传统TCAD仿真实现了超2385倍的计算加速。更重要的是，该框架成功打通了“快速仿真-智能寻优”的闭环，研究团队将其与粒子群优化算法深度耦合，用于高维工艺配方逆向优化。在同等优化任务中，单次迭代时间从传统方法的数万分钟骤降至5分钟，时间节省超过99.9%，为工艺窗口探索、设计技术协同优化（DTCO）及下一代先进节点器件的快速迭代开发提供了高效、可信且可扩展的智能仿真新范式。

图1.  MPNet框架。

MPNet框架凭借超2385倍的仿真加速与98.7%以上的预测保真度，为半导体工艺优化与设计技术协同优化（DTCO）构建了高效、可信的智能仿真新范式。在实际应用中，该框架可与粒子群等启发式算法无缝耦合，将高维工艺配方逆向寻优的单次迭代时间从传统TCAD的数万分钟骤降至5分钟以内，实现超99.9%的计算成本节省，使大规模工艺窗口探索、统计变异性分析及稳健性设计从“理论可行”走向“工程常态”。其模块化架构彻底打破了端到端AI模型的“黑盒”局限，能够透明还原器件几何形貌与掺杂浓度的逐层演变过程。该成果对加速集成电路研发迭代、大幅缩短DTCO周期具有技术引领意义。

文章信息：

MPNet: A modular deep learning process TCAD surrogate modeling framework

Qipei Zhang, Pengwei Liu, Wenzhang Fang, Dong Ni, and Yuting Kong

Full Text

支持单位：