专家视点

8 锯齿状畴壁解开纤锌矿铁电体极化翻转之谜

过去十年，铝钪氮（Al_1-xSc_xN）纤锌矿铁电体的发现点燃了半导体领域的新热潮。与传统钙钛矿铁电体（如PZT）不同，纤锌矿结构的AlScN可与现代CMOS工艺完全兼容，是下一代非易失性存储器、高频滤波器和压电传感器的有力候选材料。然而，其极化究竟如何翻转一直是悬而未决的基础问题，扫描透射电子显微镜（STEM）中观测到的宽扩散过渡区曾被解读为瞬态非极性中间相，却无法解释实验测得的高矫顽场和宏观翻转动力学，学界对此争论不休。

中国科学院长春光机所研究团队在《Journal of Semiconductors》发表News and Views文章“Zigzag domain walls unravel the polarization switching puzzle in wurtzite ferroelectrics”，评述了香港科技大学Jiawei Huang等人发表于《Physical Review Letters》的研究，指出上述“过渡区”并非新物相，而是三维锯齿状180°反转畴界（IDB*）在二维STEM投影中的成像假象。

该工作通过深度神经网络原子间势驱动的大规模分子动力学模拟、精心设计的50%部分翻转样品STEM成像及多切片电子ptychography（MEP）原子键分辨率表征，证实AlScN中180°畴壁本征呈三维锯齿（zigzag）形貌。由于STEM是三维结构的二维投影，锯齿壁在样品厚度方向蜿蜒，使金属极性与氮极性畴在电子束穿透方向上重叠，从而在二维图像中产生看似弥散的非极性过渡区——实为投影叠加效应而非真实中间相。

电学测试表明AlScN极化翻转遵循成核限制翻转（NLS）动力学而非经典KAI模型，即翻转由稀有的局域成核事件主导而非均匀畴生长；原子模拟进一步揭示翻转通过局域逐原子柱（column-by-column）位移进行，随机异步翻转使畴壁动态粗化呈锯齿形，并在能量最小化驱动下局部再平整，形成动态平衡，完美契合NLS行为。模拟还发现Sc掺杂系统性降低平坦及核心畴壁的形成能及成核势垒，从微观上解释了E_c随Sc含量升高而下降的实验规律。

该研究统一了翻转动力学、三维结构建模与组分依赖能量学，强调低对称性体系中二维投影具欺骗性、三维建模不可或缺，也为通过应变、掺杂或缺陷调控畴壁能以降低矫顽场、提升AlScN器件可靠性提供了原子尺度的设计依据。

图1.（a）AlScN中本征三维锯齿状180°反转畴界（IDB）示意图。（b）沿典型STEM观察方向的二维投影，金属极性与氮极性畴重叠产生视在宽过渡区，模拟非极性中间相。

文章信息：

Zigzag domain walls unravel the polarization switching puzzle in wurtzite ferroelectrics

Hang Zang, Zhiming Shi, Xiaojuan Sun, Dabing Li

J. Semicond., 2026, 47(6): 060406 doi: 10.1088/1674-4926/26020035

Full Text

专题前言

9 集成电路技术与应用（ICTA 2025）专题前言

本期专题收录了2025年IEEE集成电路技术与应用国际会议（IEEE International Conference on Integrated Circuits Technologies and Applications, ICTA 2025）部分重要文章的扩展成果。该会议于2025年10月22日至24日在澳门召开，是IEEE在中国集成电路领域的旗舰会议，为该领域专家提供了一个分享前沿技术的交流平台。技术委员会和评委会从146篇会议文章中，遴选出3篇高质量文章推荐至本专题，内容涵盖射频集成电路、医疗神经接口及视觉传感集成电路等技术领域。

第一篇RFIC领域的文章来自浙江大学，介绍了一款双路径小数分频锁相环，该锁相环在两个相位探测器输入端前增加一对互补的数字时间转换器（DTC），以减小DTC调谐范围并消除INL。利用VCO差分输出信号对分频器输出的时钟进行重新定时，使所需的DTC范围再减半。整体设计将DTC所需的工作范围缩减为原来四分之一。双路径小数分频锁相环采用7 nm FinFET工艺流片，实现了118 fs 的均方根（RMS）抖动和−247.5 dB的品质因数。

第二篇文章同样来自浙江大学，介绍了一款采用双重叠片上天线的无电池神经接口，无需在神经植入体中植入电池，通过高数据率反向散射技术，实现了72路同步采集海量数据的传输。此外，该设计采用了正交编码和采样技术，以减少每通道功耗和面积。该芯片采用65 nm CMOS工艺制造，在2 mm × 2 mm的面积内集成了72个神经记录通道，实现了18 Mbps的反向散射数据速率。

关于视觉传感领域的文章来自南方科技大学。该文章介绍了一种可级联立体匹配处理器，搭载可伸缩半全局匹配（SSGM）算法，针对不同的基线，动态优化视差搜索范围，确保片上存储使用保持稳定，并大幅减少数据传输量。该结构进一步集成了原始域校正前端，对Bayer图像采样流直接进行几何变换，从而最大化吞吐量并降低系统内存消耗。可级联立体匹配处理器相较于CPU和边缘GPU，分别实现了高达178倍与97倍的加速。芯片采用40-nm CMOS工艺，在160 MHz下实现每秒帧数达80、能效达7.9 pJ/pixel，核心面积仅6.04 mm²。

最后，衷心感谢各位作者在如此紧迫的时间内完成投稿。同时，感谢各位匿名审稿专家，他们的反馈和建议确保了本期专题的高质量。我们希望本期ICTA 2025专题能为读者提供一个了解近期集成电路发展最新进展的有益视角。

本期专题由路延教授、冼世荣教授担任特约编辑，已在《半导体学报（英文）》2026年第6期正式出版，欢迎阅读、分享！

文章信息：

Yan Lu and Sai-Weng Sin

J. Semicond., 2026, 47(6): 060101 doi: 10.1088/1674-4926/26041001

Full Text

专题研究论文

10 基于双重叠片上天线的2 mm×2 mm无电池神经接口实现72通道无线同步神经记录

无线神经记录技术为脑机接口（BCI）的植入式应用带来了重要突破。为了深入解析大脑功能的复杂机制，神经记录系统需要同时具备高保真的信号采集能力和大规模并行监测能力。然而，现有的无电池神经接口在传输多通道产生的大量数据时面临严峻挑战：一方面，采用有源发射的方案虽能实现较高数据率，但功耗大、器件体积大；另一方面，基于反向散射的无源方案虽功耗低、体积小，但其数据率通常受限于功率线圈的高品质因数要求，难以满足高通量传输需求。

近日，浙江大学赵博教授课题组的博士生沈毅力以及博士后张云珊在65 nm CMOS工艺上设计了一款尺寸仅为2 mm × 2 mm的无电池神经接口芯片。该芯片采用双重叠片上天线架构，分别用于无线能量传输（WPT）和数据通信。其中，能量传输天线采用双环结构工作于400 MHz，而通信天线则设计为“8”字形结构工作于700 MHz。这种重叠配置不仅最大程度减小了植入器件的体积，还利用“8”字形天线上下部分感应电流反向的特性，显著抑制了双天线间的串扰。与传统的单天线反向散射方案相比，该设计避免了数据调制对能量传输路径的影响，整流器输出电压纹波更小、直流输出更高，不仅将片上解耦电容降低至390 pF，并且实现了高数据率的反向散射。此外，为了在有限面积和功耗下实现72通道并行记录，该芯片采用了正交编码与采样技术，将每四个通道通过WALSH码进行调制后共享一个ADC量化，从而降低单通道的功耗和面积。实测结果显示，（1）所提出的神经接口支持在2 mm × 2 mm的区域内进行72信道无线同步记录，实现了每通道0.06 mm²/10.32 µW的面积/功率。（2）双重叠片上天线技术降低了反向散射对WPT的影响，实现了18 Mbps的高数据速率。

该工作通过双重叠片上天线和正交编码采样技术，在2 mm × 2 mm的小面积内实现了72通道无电池无线同步神经记录，并达到了18 Mbps的反向散射数据率，为高密度、微型化、植入式脑机接口提供了新的解决方案。

图1. 所提出的无电池无线神经记录芯片的系统架构。

图2. 所提出芯片的显微镜照片。

支持单位：