研究热点

1 能带工程打破日盲紫外探测器灵敏度与速度的权衡

太阳辐射中包含大量的紫外线成分，但地球平流层中的臭氧层会强烈吸收200‒280 nm波长范围的紫外光，从而在自然界中形成一个“日盲”窗口。由于没有太阳背景光的干扰，日盲紫外光电探测器具有信噪比高、隐蔽性好、抗干扰能力强等独特优势，在导弹尾焰探测、高压电网电晕放电监测、生化环境感知和安全光通信等关键领域具有不可替代的作用。

目前，日盲紫外探测技术主要面临三种路线的抉择：传统的光电倍增管灵敏度高但体积庞大、易碎且需要高压；硅基探测器结合外部滤光片技术成熟但成本高且滤光不彻底；而最具有潜力的超宽禁带半导体（如AlGaN和Ga2O3）因其本征的宽禁带特性，无需滤光片即可实现对深紫外光的高选择性响应，具有抗辐射、体积小、暗电流低等优势。然而，在超宽禁带半导体光电探测器的实际开发中，器件结构的设计一直陷入一个核心问题：光电导型探测器虽能实现高增益，但受限于持续光电导效应，响应速度极慢；而肖特基型和异质结型探测器虽然响应快、暗电流低，却常因为能带对齐不佳导致界面电荷分离效率低下，灵敏度受限。因此，如何合理设计出兼具高灵敏度与快速响应的光电探测器，是该领域长期存在的巨大挑战。

近日，东北师范大学马剑钢教授、李鹏副教授课题组针对上述挑战，总结了通过能带工程策略打破日盲紫外光电探测器灵敏度与速度权衡限制的最新进展。该研究重点引入了“单极势垒”结构（如nBn和pBp结构）这一创新性解决方案。其核心机制在于通过精细的能带工程，在异质结界面构建对多数载流子（电子或空穴）具有高能量势垒的“单向门”，从而有效阻断暗电流的产生路径；同时；对少数载流子（空穴或电子）保持接近零的势垒，确保光生电流的顺畅无阻。这种设计不仅极大地抑制了暗电流、提升了信噪比和比探测率，还允许器件在更高的反向偏压下工作。强电场的引入不仅触发了载流子的碰撞电离和雪崩倍增（实现超高内部增益），还保证了光生载流子在耗尽区内的快速提取，从根本上消除了缓慢的载流子陷阱释放过程，实现了高增益与快响应的兼得。

该文章以题为“Band engineering solar-blind ultraviolet photodetectors: Breaking the sensitivity-speed trade-off”发表在Journal of Semiconductors上。

文章信息：

Band engineering solar-blind ultraviolet photodetectors: Breaking the sensitivity-speed trade-off  

Hongbin Wang, Peng Li, Jiangang Ma

Full Text

2 面向高频宽带应用的多相时钟产生技术

随着高速通信、毫米波雷达、5G/6G无线系统以及人工智能数据中心的发展，芯片内部对于“时钟”的要求正在变得越来越严苛。在现代高速收发机中，除了需要极高频率的时钟信号之外，还往往需要同时产生多个具有固定相位差的时钟，即“多相时钟”。多相时钟广泛应用于高速有线通信、毫米波相控阵、时间交织ADC、PAM高速接口以及波束赋形等系统中，是高速混合信号与射频芯片中的关键基础模块。然而，随着数据速率不断提高、载波频率不断上升，传统多相时钟产生技术正在接近其性能极限：一方面，工作频率越来越接近晶体管本身的速度上限；另一方面，相位数增加后，相位误差、抖动和功耗问题也会迅速恶化。传统方案通常采用锁相环结合分频器、多核LC振荡器、RC/LC移相网络等结构实现多相时钟产生。这些方法虽然已经较为成熟，但在高频和宽带应用下逐渐暴露出一些关键问题。例如，分频器在超高速下功耗较高且存在相位数和工作频率的折中；LC振荡器虽然相位噪声较低，但面积大、相位数有限；而基于无源移相网络的方法则普遍存在带宽窄、频率可调范围有限等问题。因此，如何同时实现“高频率、宽带、低抖动和高相位精度”的多相时钟产生，已经成为当前高速集成电路设计中的重要研究方向。

近日，复旦大学闫娜、许灏教授课题组对面向高频宽带应用的多相时钟产生技术进行了系统综述与分析，总结了近年来该领域的重要研究进展，重点讨论了基于环形振荡器的新型多相时钟架构及其频率扩展方法。论文指出，相较于传统PLL与LC振荡器结构，环形振荡器（ring oscillator）具有面积小、易扩展、天然支持多相输出等优势，因此近年来受到越来越多关注。但普通自由振荡环振容易受到噪声、器件失配以及工艺电压温度（PVT）变化影响，从而产生较大的抖动与相位误差。为解决这一问题，论文重点介绍了“注入锁定环振（injection-locked ring oscillator, ILRO）”技术。通过向环振注入参考信号，可以显著降低相位噪声并提升频率稳定性，使其在高频多相时钟产生中展现出巨大潜力。在此基础上，论文进一步总结了近年来多种先进结构，包括前馈耦合环振结构、电阻/电容交叉耦合结构、电压跟随器耦合结构、双反馈环振结构等。这些新型架构通过“频率产生”与“相位对齐”功能解耦，有效突破了传统结构在频率和相位数量之间的折中关系，实现了更高频率、更宽工作带宽以及更优相位一致性。其中，论文重点讨论的一类“DLL+双反馈环振”的多环路架构，已经能够在28 nm CMOS工艺下实现28 GHz八相时钟输出，并获得低于25 fs的积分抖动性能，展示了环振架构在超高速多相时钟产生中的巨大潜力。

该文章不仅系统梳理了当前多相时钟产生技术的发展脉络，也揭示了未来高速时钟系统的重要发展趋势：单纯依赖晶体管速度提升已经难以满足未来需求，必须通过更先进的系统架构与多环路协同设计来突破频率和相位数量瓶颈。未来，随着6G通信、毫米波/太赫兹相控阵、高速光互连以及AI算力系统的发展，对于高频、多相、低抖动时钟的需求还将持续增长。基于注入锁定与DLL相结合的多环路架构，有望进一步推动多相时钟工作频率突破30–40 GHz，并支持16相甚至更多相位输出，为下一代高速通信与感知系统提供关键时钟基础。

图2. 多相时钟生成器架构：(a) 由锁相环结合分频器或多核VCO实现；(b) 基于无源相移网络（LC或RC），如四相耦合器和多相滤波器；(c) 注入锁定环形振荡器，前置一对差分输入信号或延迟锁定环。多相时钟生成器电路：(d) 带额外通路的DLL；(e) 前馈耦合环形振荡器；(f) 电阻耦合环形振荡器；(g) 电压跟随器耦合环形振荡器；(h) 双反馈环形振荡器。

该文章以题为“Multi-phase clock generation techniques toward high-frequency and wideband applications”发表在Journal of Semiconductors上。

文章信息：

Multi-phase clock generation techniques toward high-frequency and wideband applications

Full Text

支持单位：