研究论文

4 让分子束外延设备“看懂”脱氧过程：面向边缘智能的半导体衬底脱氧实时监测新方法

在高性能光电子器件和先进半导体制造中，分子束外延（MBE）是一种关键的材料生长技术。无论是砷化镓、锗还是砷化铟等重要半导体材料，要想获得高质量外延薄膜，前提之一就是准确控制生长温度，并在外延前彻底去除衬底表面的天然氧化层。否则，残留氧化层会破坏界面质量，引入缺陷，影响后续器件性能。论文指出，传统MBE过程中常通过原位反射高能电子衍射（RHEED）图样来判断衬底是否完成脱氧，但这一过程高度依赖操作者经验，容易受到荧光屏对比度、样品摆动以及不同设备条件的影响，重复性和自动化水平都受到限制。与此同时，现有机器学习方法还面临两个突出问题：一是标注数据难获取，小样本条件下模型泛化能力有限；二是部分方法计算资源消耗较高，难以直接部署到实时控制场景中。

围绕这一难题，中国科学院半导体研究所赵超教授课题组与鉴海防教授课题组共同提出了一种面向MBE脱氧过程实时分析的无监督学习框架。该工作以RHEED视频为研究对象，把对比学习引入脱氧监测任务，并进一步结合温升过程中相邻视频片段在物理上“应当连续变化”的特点，在模型中加入时间相似性约束。这样一来，模型不需要依赖大量人工标注，就能自动学习“氧化态—脱氧态”之间的变化规律，并形成更加平滑、可解释的特征演化轨迹。论文还设计了轻量化的CNN-Transformer混合编码器，使系统更适合在边缘设备上进行实时推理。

图1. 研究框架。

这项工作的创新点主要体现在三个方面。首先，研究团队提出了带有分组对比损失（Grouped Contrastive Loss, GCL）的无监督学习方法，把时间相邻片段之间的相关性显式纳入训练目标，显著提升了脱氧状态边界的分辨能力和关键区域定位能力。其次，团队验证了该模型的跨材料迁移能力：在不额外标注的情况下，模型对GaAs脱氧样本的聚类准确率达到88.1%；经过极少量样本微调后，在GaAs、Ge和InAs等不同衬底体系中，准确率可达到94.3%—95.5%。这说明模型不仅“能学会”，而且“容易迁移”，非常适合实验室中不同材料、不同设备条件下的快速适配。再次，该方法在Jetson AGX Orin边缘设备上实现了约45毫秒的单序列推理时间，并以40 W低功耗实现即插即用式部署，为传统MBE设备的智能升级提供了现实路径。

在自动化实验中，团队开发了专门的脱氧控制程序：系统先进行升温，再实时采集RHEED图像并交由模型判断当前是否达到脱氧状态；当移动平均脱氧评分超过阈值后，程序自动发出停止加热指令。论文结果显示，在GaAs衬底实验中，系统能够成功识别脱氧临界过程，并在触发后30秒内将平均评分提升到99%以上，最终实现自动脱氧控制。这表明，该方法已经不只是“离线分析工具”，而是具备进入真实工艺闭环控制流程的能力。

图2. 自动脱氧实验结果图。

从应用前景看，这项研究为半导体制造过程的智能化、标准化和高一致性控制打开了新空间。过去，MBE生长中的许多关键判断依赖经验丰富的操作者；未来，借助这类能够在小样本、低功耗和实时条件下运行的边缘智能模型，设备有望具备更强的自主感知、自主判断和自主控制能力。更进一步，这种“无监督预训练+少样本迁移+边缘部署”的技术路线，不仅可用于衬底脱氧监测，也有潜力拓展到更多外延生长阶段、更多材料体系及其他先进制造场景。其意义不仅在于提升单次实验效率，更在于为下一代智能半导体制造系统奠定方法学基础。

该文章以题为“Contrastive learning for data-efficient substrate deoxidation monitoring in edge-side adaptive molecular beam epitaxy systems”发表在Journal of Semiconductors上。

文章信息：

Contrastive learning for data-efficient substrate deoxidation monitoring in edge-side adaptive molecular beam epitaxy systems

Yuehao Li, Chao Shen, Wenkang Zhan, Bo Xu, Yazhou Yang, Xu Zhang, Hongchang Wang, Chao Zhao, Haifang Jian

J. Semicond. 2026, 47(3):  032101  doi: 10.1088/1674-4926/25070029

Full Text 

5 先进半导体技术中光刻胶回刻工艺的优化与缺陷控制

在物联网、人工智能、汽车电子与5G通信等高端领域的爆发式增长下，半导体工艺正面临 “性能与成本平衡” 的终极挑战。22纳米技术作为平面CMOS工艺的收官关键节点，凭借优异综合性价比成为高端应用核心选择，但高介电常数/金属栅（HK/MG）技术的引入带来了核心制程难题：PMOS器件的外延SiGe源漏结构引发严重Pattern负载效应，等离子刻蚀时二氧化硅硬掩模消耗不均，导致大尺寸多晶硅区域与Core NMOS区域硬掩模残留厚度远超Core PMOS区域，不仅造成虚拟多晶硅难以彻底清除，更直接影响后续工艺窗口稳定性与器件性能一致性，成为产业规模化生产的 “拦路虎”。

华中科技大学缪向水教授课题组研发的光刻胶回刻（PREB）工艺优化方案，精准破解了这一行业痛点：通过调控光刻胶残留厚度及EB1、EB2两步刻蚀时间参数，显著降低不同Pattern区域负载效应差异，实现硬掩模统一调平；借助KLA检测系统与 “弱点结构” 监控方案，提前拦截NiSi损伤、HM_OX残留等关键失效模式，彻底消除硬掩模残留缺陷；同时将光刻胶膜厚差控制在5 Å以内、刻蚀均匀性稳定在1.5%以下，筑牢量产工艺稳定性基础。该技术不仅解决了HK/MG工艺核心难题，更提供了先进节点可复制的缺陷控制方案。

图1. 光刻胶回刻（PREB）工艺流程示意图：(a) 光刻曝光步骤，(b) 第一次回刻（EB1）步骤，(c) 第二次回刻主刻蚀（EB2 ME）步骤，(d) 第二次回刻过刻蚀（EB2 OE）及灰化工艺步骤。

图2. (a) 突出显示硬掩模氧化物（HM_OX）残留的缺陷分布图；(b) 硬掩模氧化物（HM_OX）缺陷的 KLA 检测图像；(c) 硬掩模氧化物（HM_OX）残留的透射电子显微镜（TEM）截面图；(d) 第一次回刻（EB1）/ 第二次回刻（EB2）分组实验汇总表。

文章信息：

Optimization and defect control in photoresist etch back processes for advanced semiconductor technologies

Ting Lei, Zhehong Liu, Zhiwen Liu, Guangjie Xue, Chun Sun, Jun Zhou, Xiangshui Miao

J. Semicond. 2026, 47(3): 032102  doi: 10.1088/1674-4926/25070024

Full Text 

6 面向存内计算的55纳米分裂栅存储器浮栅工程优化

随着人工智能（AI）技术的迅猛发展，神经网络的规模和复杂度不断攀升，传统的冯·诺依曼架构逐渐暴露出其固有缺陷：计算单元与存储单元物理分离，导致大量数据频繁迁移，功耗高、延迟大。据统计，数据搬运带来的功耗可占总功耗的50%以上，计算速度下降超过70%，形成了所谓的“内存墙”瓶颈。为了突破这一限制，存内计算技术应运而生，它将计算功能直接集成到存储器中，有望大幅提升能效比和计算效率。目前，适用于存内计算的模拟突触器件种类繁多，但各有利弊。阻变存储器虽速度快、集成度高，但存在非线性问题；相变存储器可扩展性好，但擦除功耗高；SRAM速度快，但单元面积大、功耗高。相比之下，基于成熟CMOS工艺的分裂栅浮栅存储器因其高效、低功耗、抗过擦除等优势，成为存内计算研究的热点。

浙江大学集成电路学院任堃、綦殿禹课题组联合浙江创芯集成电路有限公司、物聯記憶體科技股份有限公司，基于55纳米CMOS平台，成功优化了一款“L”形分裂栅浮栅存储器，并在浮栅工程方面取得重要突破。研究团队通过调整氮化硅沉积厚度，精准调控浮栅长度至95纳米，显著提升了器件的电学性能。

实验结果显示，该器件在可变电压宽度脉冲方案下，最大电导达到16.7 μS，存储窗口高达5.35 V，支持32态多级存储，具备优异的线性度和调制能力。结合DNN+NeuroSim V2.0框架进行模拟训练，基于VGG8网络在CIFAR-10数据集上的训练准确率高达92%，展现出强大的存内计算潜力。本研究不仅验证了95纳米浮栅器件在存内计算中的优越性能，也为后续更小节点（如28 nm、14 nm）的浮栅存储器优化提供了可借鉴的设计思路与仿真方法。未来，该技术有望广泛应用于边缘计算、AI推理芯片、低功耗嵌入式系统等领域，为推动存内计算从实验室走向产业化奠定坚实基础。

图1. 通过全工艺和器件仿真获得的“L”形闪存结构与性能。

图2. “L”形分裂栅NOR闪存多态导电行为表征（真实实验数据）：(a) 相同脉冲方案下的电导变化；(b) 线性变化幅度脉冲下的电导变化；(c) 变电压变脉宽方案下的电导演变。

该文章以题为“Optimizing 55nm split-gate memory for compute-in-memory: a focus on floating-gate engineering”发表在Journal of Semiconductors上。

文章信息：

Optimizing 55nm split-gate memory for compute-in-memory: a focus on floating-gate engineering

Wanyi Ling, Ranran Liu, Kun Ren, Dianyu Qi, Yongyu Wu, Guangji Li, Miao Zhou, Qingshuang Xu, Zhenghui Xia, Xuan Li, Dertsyr Fan, Ichun Chuang, Tzung Wen Cheng, Chenming Tsai, Dawei Gao

J. Semicond.  2026, 47(3): 032301 doi: 10.1088/1674-4926/25060033

Full Text 

支持单位：