1 工作简介

         ——大带宽高精度时域交织连续时间域ΔΣ模数转换器芯片

宽带、高精度、高能效模数转换器芯片是移动通信终端、物联网设备、车载雷达和生物医疗仪器的核心元器件，也是集成电路设计领域的研究热点。其中，连续时间ΔΣ模数转换器（ADC）架构因其具备易驱动、抗混叠滤波等系统级优势，在无线收发机SoC芯片中得到广泛应用。然而，随着通信技术发展，信号带宽不断提升，传统连续时间ΔΣ架构受限于过采样机制，往往需要工作在极高的采样时钟频率下，这不仅显著增加了芯片设计复杂度，也严重制约了系统的能效。

为应对上述挑战，上海交通大学研究团队采用28 nm CMOS工艺，基于双通道时间交织ΔΣ架构，成功设计并实现了一款带宽200 MHz、动态范围（DR）达77.3 dB的ADC芯片。研究团队针对时间交织技术在噪声整形ADC中应用的理论问题展开深入研究，并通过芯片架构与关键电路模块的创新，在宽带高精度ADC（带宽超过50 MHz）中取得了目前最高的DR性能，系统能效达到国际前沿水平。

该芯片基于模拟外推预测架构，仅用一路积分器通道实现了两通道时间交织结构，并在噪声传递函数中实现了零点优化。在电路设计方面，研究团队提出了混合型输入前端的加法器模块，以及电容电阻并联型源极退化跨导输入前端，有效提升了加法器的带宽。此外，利用双通道时域交织的自身特性，研究团队提出针对三态电流型数模转换器（DAC）的反向编码方法，显著降低了系统对外环DAC失配的敏感度。

图1. 双通道时间交织ΔΣ模数转换器芯片系统框图。

图2. 芯片测试板和芯片显微镜照片。

图3. 芯片测试结果。

图4. 与国际先进模数转换器性能对比。

该芯片核心面积为0.13 mm2，在200 MHz带宽内，实现71.5 dB的SNDR与77.3 dB的DR，功耗仅为106 mW，品质因子（FoM_S|DR）达到170.1 dB。此外，在不依赖任何显著校准（片内/片外）的情况下，凭借提出的外环DAC新型编码方法实现了高线性度，其SFDR达到了82.6 dB。如图4所示，该芯片性能（DR）与品质因子（FoM_S|DR）在大带宽、高精度ADC工作（来源于ISSCC/VLSI）中，均处于国际前沿水平。

该芯片研究成果以论文“A 6.4-GS/s, 200-MHz BW 77.3-dB DR 71.5-dB  SNDR 2× TI Extrapolated CT DSM Employing Broadband Hybrid-Inputs Adder and Nonlinearity-Suppression DAC Encoder”为题，发表于集成电路设计领域顶级期刊《IEEE固态电路期刊》（IEEE Journal of Solid-State Circuits，JSSC）上。该研究获得了国家重点研发计划“战略性科技创新合作”重点专项、国家自然科学基金等项目支持。

2 主要作者简介

第一作者

刘悦凯，上海交通大学集成电路学院博士生。

2018年获得东南大学物理学院学士学位，2021年获得东南大学信息学院硕士学位，研究方向为生物医疗前端放大器和宽带ΔΣ模数转换器。以第一/共同第一作者发表国际期刊和会议论文5篇，申请发明专利2项。

通讯作者

祁亮，上海交通大学集成电路学院副教授、博士生导师。

从事模拟与混合信号集成电路设计与系统研究。相关的研究成果在国际会议和期刊上发表超过30篇学术论文，包括ISSCC/VLSI/JSSC/TCAS-I等。入选中国科协青年人才托举工程、上海市浦江人才计划等。现/曾主持国家重点研发计划“战略性科技创新合作”重点专项、国家自然科学基金（面上、青年）、华为海思等多个企业联合研发项目。担任IEEE TCAS-I、TCAS-II和ICAS期刊编委，《微电子学》青年编委，IEEE ESSERC等会议TPC成员。

主要作者

王国兴，上海交通大学集成电路学院特聘教授。

从事超低功耗的数模混合集成电路设计及生物医疗电子研究。主持国家、省部级、企业创新研究项目多项，包括国家重点研发计划课题、国家自然科学基金等。曾担任IEEE 电路与系统学会（CASS）副主席、IEEE Trans. BioCAS期刊总主编。

生物电路与系统实验室（https://bicasl.sjtu.edu.cn/）：以系统级芯片设计、模拟与射频芯片设计为核心方向，重点聚焦高精度模拟前端芯片、高性能模数转换器芯片、极低功耗芯片及生物医疗电子（如脑机接口、可穿戴医疗设备）等关键领域。

3 原文传递

https://ieeexplore.ieee.org/document/11165148/