研究论文

3 利用苹果提取物实现CoFe₂O₄纳米粒子的生态可持续生物合成及其多功能应用

本工作研究了苹果提取物对通过绿色自燃方法合成的CoFe₂O₄纳米粒子的影响。高分辨率透射电子显微镜（HRTEM）显示纳米粒子具有多种形态，X射线衍射（XRD）及Rietveld精修结果证实其具有面心立方（Fd3̅m）结构。穆斯堡尔谱呈现塞曼六重分裂特征，表明材料中仅含Fe³⁺离子。紫外–可见–近红外（UV–Vis–NIR）吸收光谱表明，纳米粒子在可见光及近红外波段具有强吸收，具备良好的光电应用潜力。该材料呈现高光芬顿催化效率，在可见光照射下，对亚甲基蓝的降解率高达96.88%。同时，在水处理方面有很好的应用前景，对Cr³⁺和Pb²⁺离子的吸附率为100%。上述优良特性归因于其较大的比表面积（347.04 m²/g）、介孔结构及混合尖晶石相特征。方差分析（ANOVA）及HSD检验进一步证实，接触时间和吸附剂用量对污染物去除具有显著影响。此外，材料表现出强抗菌活性，凸显了其在生物领域的应用价值。苹果提取物的引入增强了材料的结构与功能特性，拓展了其在自旋阀、磁记录、磁制冷、微波技术（C至Ku波段）、光电子学和生物技术领域的应用前景。未来可进一步探究材料的光芬顿降解机制，并优化合成技术以实现规模化生产，从而最大化其工业应用价值。

文章信息：

Eco-sustainable biosynthesis of CoFe₂O₄ nanoparticles using apple extract for multifunctional applications

Heba Hussein, Sobhy Sayed Ibrahim, and Sherif Ahmed Khairy

J. Semicond. 2025, 46(12), 122101  doi: 10.1088/1674-4926/25040013

Full Text 

4 一种高可靠性50纳米NOR闪存单元

NOR闪存以其高可靠性和快速随机存取特性，已成为物联网、5G、汽车电子和航空航天领域的关键元件。随着半导体技术演进，NOR闪存微缩至50纳米技术节点代表了非易失性存储技术的前沿。该技术节点在显著提升集成密度与读写性能的同时，也能够更好地满足实时数据处理及极端工况下的严苛应用需求。然而，特征尺寸的微缩显著加剧了介电质可靠性退化问题，成为制约其商业化的关键障碍。现有研究多聚焦于界面工程与缺陷控制等工艺层面的优化，但在面对50纳米节点的物理限制时，这些传统方法受限于固有的结构瓶颈，已无法充分满足日益严苛的可靠性标准。

近日，华中科技大学李祎教授课题组，通过优化浮栅尺寸和有源区形貌，成功研发了一种适用于50纳米节点技术的高可靠性NOR闪存单元。研究团队利用TCAD仿真与透射电子显微镜（TEM）分析，精准定位了控制栅与有源区（CG-AA）界面为早期失效的关键区域。为此，团队创新性地通过协同增加浮栅厚度、减小浮栅宽度并调节单元开口深度，成功将控制栅到有源区的对角距离扩大了22%，从而使垂直和水平方向的峰值电场分别降低了29%和18%。实验测试表明，该结构优化实现了多维度的性能突破：不仅将早期循环老化失效率降低了100倍（从1000 ppm降至<10 ppm），并将介电质击穿（TDDB）寿命提升了7.38倍；同时，在保持数据保持能力不变的前提下，编程和擦除速度分别提升了15.4%和7.3%。增强的可靠性使得芯片测试流程中的Fowler-Nordheim电应力测试时间减少了97.5%，大幅降低了量产测试成本。

图1. 标准50纳米代NOR闪存单元。（a）传统单元结构，控制栅-有源区距离较窄；（b）优化后新单元结构，增加了浮栅厚度、单元开口深度，减小了浮栅宽度。

该文章以题为“A high reliability NOR flash cell in 50 nm node technology”发表在Journal of Semiconductors上。

文章信息：

A high reliability NOR flash cell in 50 nm node technology

Kevin Fang, Wei Wang, Yibai Xue, Fan Wang, Dong Pan, Yi Li, and Jerry Zhou

J. Semicond. 2025, 46(12), 122301 doi: 10.1088/1674-4926/25030030

Full Text 

5 离子注入掺杂源漏的自对准高k金属栅垂直沟道晶体管仿真与制造

由于将传统水平沟道改为垂直方向，垂直沟道晶体管突破了传统水平沟道器件的物理限制，能够显著提升集成密度和性能，是延续摩尔定律的关键技术方向，同时也成为下一代4F² DRAM 的基本器件结构。

近日，中国科学院微电子研究所的三维器件课题组基于前期研发的自对准垂直沟道晶体管，提出了一种新的源漏掺杂方法，该方法充分利用垂直沟道器件自身结构形成的阴影效应，利用离子注入方式实现垂直源漏的杂质掺杂。通过采用TCAD工艺仿真验证方法的可行性，并对不同注入参数对器件性能的影响进行系统的研究，证明该方法能够实现源漏注入掺杂的同时，可有效避免对沟道杂质浓度的影响。研究还揭示了注入掺杂在源极和漏极内部天然形成的轻掺杂区域对器件性能的巨大影响，为注入条件的选择提供了重要参考。基于该方法成功制备了垂直沟道NMOS和PMOS晶体管。该方法可极大节省工艺制造成本，为垂直沟道晶体管的产业应用提供借鉴。

图1. (a) 离子注入前带假栅的VCT结构。(b) 离子注入前不带假栅的VCT结构。(c) 用于模拟的最终器件结构。(d) 仿真模型的校准。

图2. 不同离子注入条件下VCT的电学特性。(a) I_d−V_g曲线。(b) I_on，(c) I_on/I_off，(d) I_off，(e) SS，(f) DIBL。

图3. 无假栅VCT制造的关键步骤：(a) 选择性蚀刻SiGe形成栅极间隙；(b) 外延生长Si沟道；(c) 通过双侧墙转移实现垂直纳米片结构；(d) 离子注入前的SiGe与氧化硅释放。

该文章以题为“Simulation and fabrication of vertical channel transistors with self-aligned high-κ metal gates using ion implantation for source/drain doping”发表在Journal of Semiconductors上。

文章信息：

Simulation and fabrication of vertical channel transistors with self-aligned high-κ metal gates using ion implantation for source/drain doping

Penghui Sun, Yongkui Zhang, and Jun Luo

J. Semicond. 2025, 46(12), 122302 doi: 10.1088/1674-4926/25030043

Full Text