信息化是当今世界经济和社会发展的大趋势,随着人工智能、无人驾驶、元宇宙等新兴应用场景的出现,大数据时代对于海量数据传输、存储和处理方面提出了更高的要求。目前的存算技术依托“冯•诺依曼”架构,其“存算分离”的天然局限性及二者速度失配所带来的数据搬运慢(“存储墙”)、搬运能耗大(“功耗墙”)问题成为限制算力提升的关键瓶颈。从处理单元外的存储单元调用数据,搬运时间往往是运算时间的成百上千倍,整个过程的无用能耗占比超过60%,能效非常低。同时,随着硅基晶体管器件性能趋近物理极限,单纯依靠降低器件尺寸来提升集成电路性能变得越来越困难。“存算一体”技术旨在将传统冯·诺依曼架构中以计算为中心的设计,转变为以数据存储为中心的设计,直接在存储单元进行数据计算和存储,从根本上消除不必要的数据流动,实现存算的完美融合,从而大幅提高系统的并行度和能量效率,突破“存储墙”和“功耗墙”瓶颈。利用二维层状半导体优异的电学性能和易于静电掺杂调控优势,湖南大学材料科学与工程学院潘安练教授和李东教授研究团队通过范德华异质结构设计,开发了部分浮栅场效应晶体管,获得了存储器和晶体管功能的单器件兼容,实现了系列存内逻辑功能。晶体管性能测试表明,器件拥有高电流开关(107)和接近热发射极限的低亚阈值摆幅(64 mV/dec),突破了现有二维场效应晶体管亚阈值区域性能不足瓶颈。并进一步通过控制栅脉冲电压极性调控晶体管的工作模式,实现器件在p型和n型之间灵活切换重构,经过长时间性能监测,晶体管可以稳定存储在对应的工作模式,性能无衰退,表现出优异的非易失特性(图1)。基于器件的p型/n型灵活可重构特性及优异的晶体管性能,开发了高性能全摆幅CMOS电路应用。其在1 V的供电电压下,电压增益高达197,逻辑低电平和逻辑高电平的噪声容限分别高达0.44和0.47,相比于现有报道的CMOS电路具有明显的性能优势(图2)。利用器件逻辑运算和非易失存储的兼容特性,进一步实现了多种存内逻辑应用,包括全部8种二元线性存内逻辑(NOR、RNIMP、NIMP、AND、NAND、IMP、RIMP和OR),二元非线性逻辑(XNOR、XOR)以及半加器电路应用(图3)。得益于器件存算兼容特性,此处的半加器电路仅包含两个器件,相比之下,传统工艺需10个以上晶体管才可实现半加器电路应用,这一技术为开发下一代高能效、高集成密度的智能电子芯片提供了重要基础。上述研究成果以“Reconfigurable logic-in-memory architectures based on a two-dimensional van der Waals heterostructure device”为题于2022年11月17日在线发表于国际顶级学术期刊《Nature Electronics》上。论文通讯作者为湖南大学材料科学与工程学院潘安练教授和李东教授,孙兴霞和朱晨光为共同第一作者。这一工作得到了基金委、科技部和湖南省科技厅的多个重大重点项目支持。
通讯作者
潘安练,湖南大学材料科学与工程学院院长、教授,国家杰出青年基金获得者,国家自然科学基金创新研究群体负责人。
长期专注于微纳光电材料和光电芯片研究,带领团队在Science, Nature Materials, Nature Nanotechnology, Nature Electronics, Phy. Rev. Lett., J. Am. Chem. Soc.等国际期刊上发表论文300余篇,论文他引15000余次,授权发明专利20余项,多项技术实现了转化和应用。以第一完成人获2019年度国家自然科学二等奖、湖南省自然科学一等奖(2010年、2017年)和湖南省创新团队奖(2022年)。
通讯作者
李东,湖南大学材料科学与工程学院教授,博士生导师。
入选湖南省“湖湘青年英才”、湖南省优秀青年科学基金等人才计划,承担国家自然科学基金、科技部重点研发计划子课题等基金项目。主要研究方向为存算一体材料设计与器件构筑。在Nature Nanotechnology, Nature Electronics, Advanced Materials, Light: Science & Applications等国际知名期刊上发表学术论文60余篇。获中国电子科技十大进展(2017年)、湖南省创新团队奖(2022年)等学术奖励。
详情请点击论文链接:
https://blog.sciencenet.cn/blog-3406013-1368432.html
上一篇:
中国半导体十大研究进展候选推荐(2022-044)——适用于干电极应用的高输入阻抗、高灵敏度、无电流失配的生物阻抗测量系下一篇:
中国半导体十大研究进展候选推荐(2022-046)——原子尺度氮化物生长堆叠次序指认及位错起源新讨论