现代电子信息技术的基础是集成电路芯片, 而构成集成芯片的器件单元几乎都是由硅基CMOS场效应晶体管(Field Effect Transistors, FET)组成. 场效应晶体管是一个电压控制电流源的元件, 通过栅极的调制, 来控制源漏之间的电流大小, 使其呈现开态和关态, 由此定义逻辑1和逻辑0. 场效应晶体管的核心部分就是被栅调制的沟道部分, 传统的场效应晶体管的沟道是单晶硅. 几十年来, 产业界对硅基CMOS器件的发展策略是基于摩尔定律(Moore’s Law)不断缩小关键尺寸, 提高集成度, 从而实现功能更加强大、功耗更低、速度更快且成本更低的集成电路芯片. 早期的CMOS发展相对简单, 只需提升加工精度, 根据等比原则简单缩减器件横向和纵向尺寸. 但是进入21世纪后, 维持摩尔定律需要不断引入新的结构和材料, 比如在90 nm节点开始推出应变硅(Strained Silicon)技术, 从45 nm技术节点使用高κ栅介质和金属栅技术, 从22 nm技术节点开始使用鳍型晶体管结构(FinFET). 可以说, 场效应晶体管技术发展到今天, 已然是一个由智慧集成的结晶, 从最初发现时的简陋结构演变成如今的主流结构已经经过了无数次的优化. 然而, 发展到今天的CMOS晶体管技术逐渐面临一个不可回避的事实: 即将到达其物理极限. 按照国际半导体路线图委员会(International Technology Roadmap for Semiconductor, ITRS)的评估, 这个时间节点大约在几年之后的2020年到来. 最近英特尔公司意识到不得不放弃传统的硅基CMOS技术工艺, 并宣布会在7 nm技术节点放弃用硅作为场效应晶体管的沟道, 转而寻找替代材料, 并由此发展新的半导体集成电路技术.

一种有潜力作为下一代亚10 nm场效应晶体管沟道材料的选择需要极为慎重, 应该从多个方面进行评估. 首先, 这种半导体材料必须足够薄或者足够细. 众所周知, 当晶体管沟道长度足够小的时候, 栅对沟道的调控将会显著地受到源漏的影响, 如同源漏在和栅争夺对导电沟道的控制权, 从而导致晶体管的主要性能下降, 这就是短沟道效应(Short Channel Effect), 而消除短沟道效应的一种有效方法就是增加栅电容, 这也是22 nm技术节点前普遍采用的主要策略: 缩减栅介质厚度和采用高κ栅介质材料. 但由于量子隧穿效应的限制, 栅电容改进的空间已经不大. 另外一个方法就是将沟道变薄, 沟道越薄就越容易受栅控制, 对短沟道效应的免疫力越强. 因此, 硅基集成电路中采用过的绝缘衬底上的硅技术(Silicon on Insulator, SOI)和FinFET技术就是将沟道减薄以抑制短沟道效应. 其次, 沟道材料的电子和空穴的迁移率都应该足够高. 迁移率代表载流子在电场中漂移速度的大小, 对应晶体管的跨导和饱和电流等关键性能参数的潜力. 本征迁移率更高的材料, 其器件跨导更高, 速度更快, 也更容易实现更高的饱和开态电流. 第三, 半导体沟道材料应当具有较长的载流子平均自由程, 更容易实现弹道输运, 这是一种载流子在晶体管沟道中无损传输的最理想的模式, 从而实现制备弹道晶体管, 降低功耗. 根据以上3点对各种有潜力的半导体材料进行考察, 实际上会发现, 可以选择的材料并不多. 第四, 该材料应该是可以批量制备的, 这是实现产业化的前提. 碳纳米管以其超小的尺寸(直径1–3 nm)、超高的对电子和空穴的本征迁移率(大于1×10⁵ cm²/(V s))和超长的载流子平均自由程(一般大于1 μm)脱颖而出.

(1) 碳纳米管直径仅有1–3 nm, 意味着其作为晶体管的沟道更容易被栅控制, 短沟道效应, 特别是漏端引入的势垒降低(Drain Induced Barrier Lowering, DIBL)具有更强的免疫力, 因此, 在同等栅电容下, 碳纳米管晶体管比传统硅基晶体管在比例缩减上的潜力就会更大. (2) 碳纳米管具有超高的室温载流子迁移率和饱和速度. 实验数据表明, 室温下, 碳纳米管中载流子迁移率高达1×10⁵ cm²/(V s), 大约为硅的100倍, 饱和速度为4×10⁷ cm/s, 大约是硅的4倍, 而且没有速度过冲现象. 我们知道, 对于场效应晶体管, 迁移率和饱和速度是非常重要的参数, 在相同沟道长度下, 载流子迁移率越高, 饱和速度越高, 器件跨导越大, 开态电流越大, 速度越快. 除此之外, 碳纳米管中电子和空穴的迁移率是对称的, 使碳管有潜力实现N型和P型性能对称的CMOS. (3) 碳纳米管具有超长平均自由程, 主要是因为一维结构大大减小了散射的相位空间, 散射几率低, 室温下声学声子散射的平均自由程可以达到微米量级, 光学声子散射平均自由程为15 nm左右. 而当今最先进的晶体管沟道尺寸都已经缩减到10 nm量级, 在这个尺度上, 采用碳纳米管作为沟道很容易实现弹道输运晶体管, 弹道输运是载流子在通道中无散射传输的一种最理想的模式, 能大大增加能量的利用效率. 结合(1)的尺寸缩减潜力和(3)的弹道输运特性, 使碳纳米管晶体管和集成电路具备超低工作电压驱动的潜力, 从而在低功耗方面具有巨大优势. 综上所述, 在沟道材料的选择中, 碳纳米管沟道同时具备了天然小尺寸、更好的器件尺寸缩减潜力、高开态驱动和低功耗潜力等晶体管的关键因素.

从器件物理角度分析, 碳纳米管非常适合构建未来的小尺寸晶体管, 因此, 碳纳米管晶体管技术被认为有潜力成为下一代集成电路晶体管的替代技术, 从而引起了广泛的关注和研究. 从1998年第一个基于碳纳米管的场效应晶体管发展至今已经经历近20年, 凝聚了众多科研工作者的辛勤努力工作.

要成为硅基CMOS器件的继承者, 延续摩尔定律, 碳管CMOS器件在关键性能(速度或者功耗)上必须远远优于硅基CMOS器件的极限. 因此, 探索碳管器件的性能极限是非常重要的课题, 关系到碳管电子学在未来电子技术中的定位. 要实现极限性能的碳管晶体管, 需要在碳管材料、器件结构和制备工艺上同时进行精心优化. 目前在实验上碳管晶体管的性能尚远远达不到此要求, 需要结合理论模拟评估碳管CMOS晶体管的性能潜力.

2014年, IBM的研究人员系统地仿真了一种基于全半导体型平行阵列碳纳米管的平面晶体管模型, 如图1(a)所示, 仿真模型里碳管晶体管的沟道长度为10 nm, 源或漏接触长度均为20 nm, 碳管阵列密度约为100–200 μm^–1, 他们通过对碳管器件构成的电路系统的速度和功耗进行评估, 并和硅基CMOS系统进行对比. 这种结构的碳管晶体管和同等技术节点的硅基CMOS晶体管相比, 在速度和功耗方面具有显著的优势, 如图1(b)所示. 特别地, 假如硅基CMOS器件从7 nm节点缩减到5 nm节点, 相应芯片性能大约有20%的改善, 但是如果是从7 nm硅基技术演变到7 nm碳纳米管半导体技术的话, 性能则由大约300%的提高, 相当于把硅基技术的节点提升了15代.

实际上基于高密度平行阵列碳管器件结构还可以进一步优化. 最近, 北京大学的研究人员对碳纳米管可能达到的最优性能进行了进一步的研究, 他们设计了碳纳米管的鳍型结构场效应晶体管, 并且每一个晶体管包含3个fin, 器件结构如图1(c)所示. 采用高密度(>125 μm^–1)平行阵列型半导体碳纳米管作为构成碳管fin结构的材料, 参考硅基22 nm CMOS的关键尺寸来设计碳管的FinFET的尺寸. 仿真结果表明, 通过阈值电压设计, 由碳纳米管FinFET构成的电路相对于同等技术节点的硅基CMOS电流最多具有50倍的速度×功耗(EDP)优势, 如图1(d)所示. 这些结果不断表明碳管晶体管具有极大的潜力, 而且为未来优化碳纳米管晶体管提供了指导.

图1  仿真的器件结构和得到的器件性能曲线. 平面阵列碳管晶体管(a)以及由这种结构的碳管晶体管构成的系统级别的仿真结果(b); 碳管Fin结构晶体管(c)和通过对阈值位置的调控, 以及不同的工作电压Vdd环境下, 采用碳管Fin结构的晶体管在EDP上对比22 nm节点的硅基器件将会获得显著且不等的优势(d)。

碳纳米管晶体管都是采用低温工艺加工, 除了碳管生长温度, 其他工艺温度都可以控制在200°C以下. 而且, 结合材料转移技术或者采用溶液沉积等方式制备材料, 也可以保持低温过程. 意味着碳纳米管晶体管与传统半导体晶体管(比如硅基CMOS器件)具有良好的工艺兼容性, 可以实现在片异质集成. 在已经完成硅基CMOS器件和电路的隔离层上, 通过转移或者沉积的方法制备碳纳米管薄膜, 然后再通过全部低温的碳纳米管器件加工工艺, 实现碳纳米管CMOS/硅基CMOS晶体管的在片三维集成. 在这方面, 美国斯坦福大学的研究人员已经开展了研究, 初步把碳纳米管晶体管、传统硅基晶体管和阻变存储器(Resistive Random Access Memory, RRAM)等在较低温度通过3D异质集成到了硅片上, 向人们展示了未来3D集成的一种可能性.

按照摩尔定律的趋势以及ITRS的预测, 硅基CMOS器件性能将在2020年左右达到极限, 纳米电子学的研究变得日趋紧迫. 2015年英特尔公司已经宣布将在7 nm节点时放弃硅材料作为晶体管的沟道, 之后将成为非硅基纳米电子学的阶段. 亚10 nm晶体管技术对沟道材料的要求非常苛刻, 碳纳米管因为其超小的尺寸、超长的平均自由程和超高的载流子本征迁移率, 成为后摩尔时代为数不多的晶体管器件的技术选择之一.

近年来, 碳纳米管电子学的研究在材料、器件和电路等方面均取得了巨大进展. 碳纳米管材料的半导体纯度和质量在不断提高, 能够得到越来越接近理想情况的半导体碳纳米管材料来制备晶体管. 在器件方面, 研究人员对碳纳米管晶体管的器件物理进行了系统深入研究, 发展了碳管CMOS器件的可控制备方法, 并且不断优化栅介质和结构, 进一步提升器件性能, 通过缩减器件尺寸, 实现了亚10 nm的器件, 在次基础上探索并验证了碳纳米管器件的潜力. 在集成电路方面, 基于碳纳米管晶体管构建的一系列基本逻辑单元和复杂集成电路, 特别是碳纳米管计算机的展示, 使基于碳纳米管的复杂电路第一次展示在人们面前, 更是让人们看见了碳纳米管晶体管以及集成电路的曙光.

然而, 碳纳米管电子学的继续发展尚需克服一些关键性的障碍, 主要包括全半导体高密度平行阵列碳纳米管材料的规模化制备, 碳管和金属电极的接触电阻的优化等问题. 此外, 真正将碳纳米管电子学推向应用还需要发展基于碳纳米管晶体管的标准化制备工艺, 以及研究碳纳米管集成电路的可靠性和稳定性. 因此会面临一系列的困难. 2020年将是一个重要的时间节点, 后摩尔时代碳纳米管电子学能否真正有所成就, 在低功耗、高性能或者特种集成电路中展示其潜力, 尚需努力.

详情请阅读原文：

刘力俊, 张志勇. 碳纳米管场效应晶体管: 现状和未来. 中国科学: 物理学力学天文学, 2016, 46: 107305

http://engine.scichina.com/doi/10.1360/SSPMA2016-00215

订阅《中国科学: 物理学 力学 天文学》微信公众号, 手机同步关注最新热点文章、新闻、科技资讯, 请添加微信号SCPMA2014或扫描下方图片关注.