博文
半导体学报(英文)2026年第7期——中文导读：1-2
|
研究热点
1 面向安全计算与可信硅片：ISSCC 2026硬件安全领域的发展趋势
集成电路硬件安全是指面向芯片及其所承载计算系统，在体系结构、电路设计、版图实现、制造封装、测试部署与在役运行等全生命周期内，综合采用安全架构、可信设计、形式化验证、防护电路、检测追踪与供应链管控等手段，确保硬件实体、内部数据、执行过程和对外服务在面对硬件木马、后门植入、逆向分析、侧信道攻击、故障注入、克隆伪造、非法重构、恶意操控及供应链篡改等威胁时，仍能够保持机密性、完整性、可用性、真实性、可控性与可追溯性的一系列芯片设计技术。其核心目标是为芯片提供可信根、可信执行、可信存储与可信通信能力，并在性能、功耗、面积、时延与可靠性等工程约束下实现安全与效率的折中设计。
近日，清华大学集成电路学院刘雷波教授团队系统性地梳理了发表在固态电路设计领域国际旗舰会议ISSCC 2026（IEEE International Solid-State Circuits Conference，国际固态电路会议）的硬件安全领域研究成果，并分别按照密码硬件加速器、侧信道与物理攻击防护、硬件可信根等三个方向对相关工作的技术创新点、性能指标以及体现出来的研究趋势进行阐述。该工作指出，抗量子密码与全同态加密芯片正在从固定功能定制转向可编程及跨层优化架构；侧信道与物理攻击防护正在从数据路径级拓展至电路与接口级实现安全；硬件可信根正从静态物理不可克隆函数/硬件真随机数发生器原语演进为面向设备身份与熵生成的自适应抗攻击原语。贯穿这些方向的共同主题是从硅后被动保护转向算法、架构、电路、接口与器件物理的协同设计，这对未来边缘、云端及异构系统在多样化威胁模型下构建安全芯片至关重要。与此同时，尚存在亟需进一步解决的技术挑战，包括：密码加速方面，平衡可编程性、工作负载覆盖与效率仍具难度，尤其全同态加密系统受数据百搬移、自举开销及软硬件协同制约；物理安全防护方面，异构集成与芯粒系统中新的物理或互连接口正产生信任边界的新问题，而基于感知的防御需权衡灵敏度、误报、延迟与开销；在硬件可信根方面，在电压漂移、老化、环境变化及主动操控下维持稳定输出与可信熵源仍是难题，且自适应校准机制本身可能成为攻击面。
该综述为从事密码加速芯片设计与物理安全防护方向的研究与产业化提供了前瞻方向，为推动面向人工智能与量子计算时代的密码芯片设计起到了一定的积极作用。
图1. 近年来芯片设计领域密码加速器设计的最新趋势。该图重点统计了抗量子密码芯片和全同态加密芯片的研究趋势，体现出可编程性、算法-架构协同设计和存储系统优化在相关芯片设计领域日益重要的作用。
该文章以题为“Towards secure computation and trusted silicon: emerging trends in ISSCC 2026 hardware security”发表在Journal of Semiconductors上。
文章信息：
Secure computation and trusted silicon: emerging trends in ISSCC 2026 hardware security
Wenping Zhu, Hanning Wang, Bohan Yang, Leibo Liu
J. Semicond. 2026, 47(7): 070201 doi: 10.1088/1674-4926/26040035
2 计算/存储密集型存算一体芯片
随着基于Transformer的大语言模型（LLMs）和深度神经网络（DNNs）的快速发展，人工智能应用对计算吞吐量和存储容量的需求呈指数级增长。传统的冯·诺依曼架构中，处理器与存储器之间的数据传输瓶颈——即"存储墙"问题，已成为制约AI芯片性能提升的关键因素。存内计算（computing-in-memory, CIM）和近存/存内计算（in-/near-memory computing, INMC）作为一种打破传统架构桎梏的变革性技术，能够有效减少数据搬运开销，在提升能效比和存储带宽方面展现出巨大潜力。2026年国际固态电路会议（ISSCC 2026）上，多篇围绕CIM和INMC的前沿研究成果集中亮相，代表了该领域的国际最高水平。
近日，东南大学司鑫和杨军教授团队系统综述了ISSCC 2026会议上计算密集型CIM和存储密集型INMC的代表性研究成果。该综述将现有存内计算架构创新性地分为三类：计算密集型架构、存储密集型架构，以及计算与存储异构混合架构。在计算密集型CIM方面，重点介绍了东南大学团队提出的28 nm 127.54 TFLOPS/W MXFP-CIM宏单元，该工作首次支持MXFP6和MXFP8格式的浮点乘累加运算，采用自适应保留位宽和串行双比特滑动方案，在LLaMA-3.1 8B模型上实现了最高达1.49倍的精度提升；以及Intel团队在Intel 18A工艺上实现的147 TOPS/W全可综合数字CIM宏单元，面积效率高达250 TOPS/mm²，工作频率可达2.62 GHz。在存储密集型INMC方面，综述涵盖了复旦大学团队基于3D TSV混合键合的双DRAM-单逻辑晶圆堆叠方案，实现了12.77 GB/s/mm²的带宽密度，分别为GDDR6和HBM3E的8.63倍和1.22倍；香港科技大学与浙江大学团队的ReRAM-on-Logic 3D封装加速器方案；中国科学院微电子所基于12 nm电荷陷阱晶体管（CTT）的INMC宏单元，FP4运算能效高达137.75 TFLOPS/W；以及台积电提出的22 nm 96 Mb多值RRAM INMC宏单元等多项突破性工作。
该综述不仅全面梳理了ISSCC 2026上CIM和INMC领域的最新研究进展，还深刻洞察了该领域的关键技术发展趋势。综述指出，计算密集型CIM正呈现出四大趋势：从模拟域向数字域计算的转变、高精度新型数据格式（如MXFP、NVFP）的采用、多数据格式与多计算精度的支持，以及写操作与计算操作的分离。同时，存储密集型INMC展现出两大方向：先进封装与集成技术的广泛使用，以及新型非易失性存储器的深入应用。随着2D/3D混合集成的持续推进，计算密集型CIM与存储密集型INMC的深度融合有望从根本上突破AI硬件的"存储墙"和能效瓶颈，为下一代边缘AI芯片的设计提供重要的理论指导和技术参考。该综述为学术界和工业界的研究人员提供了一份清晰的技术路线图,对推动存内计算技术的产业化应用具有积极意义。
文章中所引用的ISSCC 2026各项代表性工作的芯片照片、性能对比图表及架构示意图等，请参见图1（下一代边缘AI芯片示意图）和图2（ISSCC 2026上的计算为中心CIM与存储为中心INMC概览图）。
图1. 下一代边缘AI芯片示意图。
图2. ISSCC 2026上的计算为中心CIM与存储为中心INMC概览图。
该文章以题为 "Computing-centric computing-in-memory and memory-centric in-/near-memory computing for DNNs and transformer based LLMs" 发表在Journal of Semiconductors上，对ISSCC 2026会议上存内计算与近存计算的最新进展进行了深度分析与展望。
文章信息：
Computing-centric computing-in-memory and memory-centric in-/near-memory computing for DNNs and transformer based LLMsXin Si, Xing Wang, Jun Yang
J. Semicond. 2026, 47(7): 070202 doi: 10.1088/1674-4926/26040029Full Texthttps://blog.sciencenet.cn/blog-3406013-1550278.html
上一篇：半导体学报(英文)2026年第6期——中文导读：21-22
下一篇：半导体学报(英文)2026年第7期——中文导读：3-4
