博文
半导体学报(英文)2026年第4期——中文导读：10-12
|
研究论文
10 通过MgO隧道势垒工程实现低RA值STT-MRAM的高性能与超高写入耐久性
自旋转移力矩磁随机存储器（STT-MRAM）基于磁隧道结（MTJ）核心结构，是下一代非易失性存储技术的核心方向，凭借纳秒级超快读写、近乎无限的擦写寿命、断电数据不丢失、低待机功耗等核心优势，已在工业微控制器（MCU）、物联网系统、AI边缘计算、车载高可靠存储、数据中心SSD缓存等领域展现出巨大的应用潜力。然而，STT-MRAM在28 nm及以下先进CMOS工艺节点的规模化落地，正面临着难以调和的行业瓶颈。为保证足够的隧穿磁阻比（TMR）以实现稳定的读写分辨能力，MTJ器件通常需要采用较厚的MgO隧道势垒，这直接导致器件开关电压居高不下。而随着CMOS工艺节点持续微缩，芯片的额定工作电压不断降低（如14 nm节点工作电压仅0.8 V），传统MTJ所需的高驱动电压不仅需要额外设计电荷泵电路，大幅增加芯片面积与量产成本，更会严重损耗MOS管的时间相关介电击穿（TDDB）寿命，成为制约MRAM存储单元耐久性与可靠性的核心短板。
近日，浙江驰拓科技有限公司（HIKSTOR）与浙江大学量子技术与器件重点实验室、硅材料国家重点实验室联合团队，针对上述行业痛点开展了系统性的理论分析与实验验证，通过MgO隧道势垒原子级工程化调控与全流程工艺优化，成功实现了低RA值STT-MRAM器件的高性能与超高耐久性突破，并且在4 Mb全集成测试芯片上展示了亚ppm级误码率标准下的阵列良率。本次研究成果为28/22 nm及更先进节点的MRAM芯片规模化量产提供了关键技术支撑，对推动我国MRAM存储芯片的自主可控与产业化落地具有里程碑式的意义。未来，联合团队将进一步推进该技术的量产化迭代，面向更高密度、更低功耗的MRAM技术开展持续攻关，助力我国在下一代非易失性存储领域实现核心技术突破。相关研究成果得到了国家科技重大专项与浙江驰拓科技MRAM中试线的全力支持。
图1.（a）MgO 生长工艺的优化方向示意图；（b）亚 ppm 级误码率标准下的阵列良率随 RA 值的变化。
该文章以题为“Realizing high-performance, enhanced write endurance of low-RA STT-MRAM through MgO tunnel barrier engineering”发表在Journal of Semiconductors上。
文章信息：
Realizing high-performance, enhanced write endurance of low-RA STT-MRAM through MgO tunnel barrier engineering
Kunkun Li, Xiaolei Yang, Junlu Gong, and Shikun HeJ. Semicond. 2026, 47(4), 042302 doi: 10.1088/1674-4926/2508001611 面向高温应用的p-GaN HEMT电流基准源与电流镜电路
在功率电子领域，以氮化镓（GaN）为代表的第三代宽禁带半导体材料，因其高击穿场强和出色的高温工作特性，展现出替代传统硅基器件的巨大潜力。特别是p型氮化镓高电子迁移率晶体管（p-GaN HEMT），被视为实现单片集成、高功率密度的全氮化镓功率集成电路的核心技术路径。然而，与硅基CMOS技术中成熟且温度稳定的基准源和电流镜电路相比，GaN基电路虽然工作温度更高，但是在高温环境下工作时，其性能会因器件阈值电压漂移和载流子迁移率下降而显著恶化。这一关键瓶颈制约了GaN集成电路在航空航天、新能源汽车等极端温度环境中的可靠应用。
针对上述挑战，西交利物浦大学的崔苗博士和薛飞博士课题组提出了一种创新的解决方案，曹平予博士作为论文第一作者。他们基于p-GaN HEMT工艺，设计并实现了一种单片集成的电流基准源与电流镜电路。该设计的核心创新在利用了增强型（E-mode）p-GaN HEMT器件的“零温度系数”（ZTC）工作点。研究发现，当器件的栅源电压偏置在特定的电压（约1.75 V）时，其饱和电流在宽温度范围内（25 °C至200 °C）能保持高度稳定。基于此项发现，研究团队设计了一种电流基准电路，该电路包含一个偏置电路，该电路能产生一个与电源电压无关、且对温度变化不敏感的恒定偏置电压，从而将参考电流生成器件的栅极电压稳定地设置在ZTC电压。实验结果表明，采用ZTC偏置的电流基准源，其输出电流在25 °C至200 °C范围内的降幅比传统固定5 V偏置方案减小了15.4%。
基于同样的ZTC偏置原理，团队进一步设计了GaN基电流镜电路。通过将驱动电压设置在ZTC工作点，电流镜电路实现了对参考电流的高精度、低温度敏感性复制。在室温至200 °C的变化中，采用ZTC偏置的电流镜像其复制电流的退化率仅为24%，而传统5 V偏置下的退化率高达52%，高温性能提升显著。
本工作首次系统地将p-GaN HEMT的零温度系数物理现象应用于高温稳定的模拟电路设计中。所提出的电路结构简单、芯片面积小，且无需复杂的温度补偿模块，即可有效抑制高温下的电流漂移。这为构建适用于极端温度环境的、高性能、高可靠性的全氮化镓功率集成电路提供了至关重要的基础单元电路，有力推动了宽禁带半导体在高温、高功率密度应用场景中的应用进程。
图1. 不同温度下E模式p-GaN HEMT的I-V曲线(VDS = 5 V)。
图2. 电流基准产生的电流 (a) 有偏置电路，(b) 没有偏置电路。
该文章以题为“p-GaN HEMT current reference and current mirror for high temperature application”发表在Journal of Semiconductors上。
文章信息：
p-GaN HEMT current reference and current mirror for high temperature application
Pingyu Cao, Kepeng Zhao, Zhengxuan Li, Yihao Xu, Ping Zhang, Harm Van Zalinge, Miao Cui, and Fei Xue
J. Semicond. 2026, 47(4), 042303 doi: 10.1088/1674-4926/25070035
12 图形版图分布引起的铜填充缺陷的改进研究
逻辑芯片器件尺寸的微缩给铜（Cu）互连工艺带来了诸多工程与制造层面的挑战。铜填充缺陷是工程师首要解决的问题，其主要失效模式为沟槽顶部开口过窄以及侧壁铜籽晶层不连续。工艺参数（包括铜籽晶层厚度、沉积/刻蚀比（D/E ratio）、离子轰击偏置功率以及电镀电流曲线）的协同设计，电镀入水瞬间的控制，晶圆环境影响及热累积效应均有广泛的研究。但图形版图分布引起的铜填充缺陷尚待研究。
近日，上海华力微电子研发部张瑜、曾招钦团队探究了版图布局对铜填充缺陷的影响及其作用机理。局部版图布局不均时其密集金属线更易产生缺陷，其原因是电化学镀铜（ECP）过程中添加剂分布发生了改变，进而导致自下而上填充行为出现差异。研究表明，紧邻密集金属线的大面积金属导体区域会吸附大量抑制剂，致使该区域电流密度稀疏。在局部总电流密度恒定的前提下，相邻区域电流密度稀疏必然会使更多电流线向密集金属线区域偏移。过高的电流密度超出了添加剂的分配调控能力，造成沟槽顶部过早封闭，最终形成孔洞缺陷。采用低电流电镀工艺可显著改善此类缺陷，但可能会削弱铜籽晶层的保护性能。此外，图形版图布局的周长密度可作为一项有效的评估指标。
图1. (a) 缺陷在图形版图中的位置； (b) 缺陷数量与版图周长密度的关系；(c) 电镀过程的三种添加剂； (d) 局部电流密度再分配； (e) 添加剂的分布； (f) 在不均匀版图下电流线的分布。
该文章以题为“The improvement of layout dependent Cu filling defect”发表在Journal of Semiconductors上。
文章信息：
The improvement of layout dependent Cu filling defect
Yu Zhang, Zhaoqin ZengJ. Semicond. 2026, 47(4): 042304 doi: 10.1088/1674-4926/25070037https://blog.sciencenet.cn/blog-3406013-1534008.html
上一篇：半导体学报(英文)2026年第4期——中文导读：8-9
下一篇：半导体学报(英文)2026年第4期——中文导读：13-15
