1 工作简介

         ——非易失/易失存储融合型的片上学习存算一体宏芯片

当前，智能计算设备呈指数式增长，迫切需要低功耗与低延迟执行神经网络推理任务，以及不依赖云端的片上学习能力来动态适应边缘端复杂多变的应用场景。非易失存算一体技术可最大化减少数据搬运带来的功耗和延迟并消除静态功耗，为边缘智能计算设备提供了一种极具竞争力的方案。非易失存算一体芯片近年来持续快速发展，其在集成规模、能效、算力等方面均取得了长足的进步，实现了对片上推理任务的高效支持。但进行片上学习通常需要对模型参数进行海量次数的更新以及高精度的反向传播。受限于有限的擦写次数、较高的擦写功耗以及有限的计算精度，当前，非易失存算一体芯片仍然难以高效支持片上学习与训练。

针对以上问题，中国科学院微电子研究所刘明院士团队设计了基于非易失/易失存储融合型的片上学习存算一体宏芯片。团队在14 nm FinFET工艺上验证了具有多值存储能力的5晶体管型逻辑闪存单元，编程电压（-25%）与编程时间（-66%）较同类型器件均获得有效降低；在此基础上，团队进一步提出了逻辑闪存单元与SRAM融合的新型阵列，不仅可以利用非易失与易失性存储单元的特点满足片上学习过程中长期与短期信息的存储，还能通过对矩阵-向量乘与矩阵元素乘的高效处理加速片上学习过程中所需的关键算子。团队还提出了一种与存储阵列深度融合的低硬件开销差分型模数转换电路，采用采样电容复用的方法节省面积，通过多元素稀疏感知的方案节省功耗。该芯片可以有效支持具有突触可塑性的神经网络，基于前馈过程动态更新短期信息，从而实现动态的片上学习。

_{图1. (a) 14 nm片上学习存算一体宏芯片照片，(b) 14 nm逻辑闪存单元性能对比和 (c) 片上学习存算一体宏芯片测试计算能效。}

该存算一体宏芯片成功在14 nm FinFET工艺下流片，可实现小样本学习等片上学习任务，8比特矩阵-矩阵-向量计算能效达到了22.64 TOP/W。研究成果为基于存算一体架构的片上学习芯片提供了新思路，以《A Flash-SRAM-ADC-Fused Plastic Computing-in-Memory Macro for Learning in Neural Networks in a Standard 14nm FinFET Process》为题发表在ISSCC 2024国际会议上，微电子所博士生王琳方为第一作者、窦春萌研究员为通讯作者。

2 作者简介

通讯作者

窦春萌，博士，中国科学院微电子研究所研究员。2005年本科毕业于南京大学物理系，2013年于日本东京工业大学取得博士学位。其后，先后在英国剑桥大学、中芯国际（北京）有限公司等从事半导体存储技术的研究与开发工作，2018年加入中国科学院微电子研究所重点实验室，从事新型非挥发存储及存内计算技术的研究工作。在重点实验室团队以及依托单位的大力帮助与支持下，在180 nm至14 nm等多个不同工艺节点完成多颗存算一体芯片的流片验证，相关工作在Nature Electronics、JSSC、ISSCC、VLSI、IEDM等旗舰期刊及会议上发表，被同行评价为“开发新型非易失存算一体智能处理器的重要一步”。

3 原文传递

详情请点击论文链接：https://ieeexplore.ieee.org/abstract/document/10454372