JLFu的个人博客分享 http://blog.sciencenet.cn/u/JLFu


  • 西安电子科技大学,其它,硕士在读

    • 工程材料->电气科学与工程->工程材料

    扫一扫,分享此博客主页
你需要登录后才可以留言 登录 | 注册


zlyang 2021-10-19 16:41
第一条留言!
zlyang 2021-10-19 16:39
  
查看全部
统计信息

已有 9587 人来访过

利用Verilog将CEO文件中的帧头识别出来,并发送一帧完整的数据 2021-10-23
最近在尝试在verilog(2018.2)中将ceo文件经过BRAM进行读出 ,随后进行一系列的操作。 首先是选择合适的RAM,以下是BRAM和DRAM的区别(来源于网络) Dram ...
(775)次阅读|(0)个评论
verilog及自带代码编辑器的常用快捷键(1) 2021-10-18
tab 代码整体向右移动 shift+tab 代码整体向左移动 ctrl+鼠标纵向选择部分代码,如下图 F4是vivado中最常用的快捷键。一旦选择某个对象(cell,net,pin,pat ...
(593)次阅读|(2)个评论

查看更多

Archiver|手机版|科学网 ( 京ICP备07017567号-12 )

GMT+8, 2021-12-6 05:15

Powered by ScienceNet.cn

Copyright © 2007- 中国科学报社

返回顶部