在算力需求爆炸式增长、摩尔定律趋近物理极限的后摩尔时代，现代模拟计算凭借其高并行、低延迟、高能效的物理计算特性，在科学计算、信号处理、AI 大模型训练等方向展现出巨大潜力。本次研讨会邀请三位活跃于模拟计算前沿的一线专家，围绕新器件、新电路与新应用等维度，分享各自在现代模拟计算领域的最新研究进展。通过三场专题报告，本次研讨会旨在为模拟计算领域的研究者与产业关注者搭建深度交流的平台，共话"物理即计算"的技术前沿。

本次线上研讨会我们非常荣幸地邀请到北京大学孙仲研究员担任会议主席，南京大学王聪研究员、香港科技大学李健聪研究员和国防科技大学王义楠副研究员担任特邀嘉宾共同带来精彩的学术报告。欢迎大家积极参与！

• 会议时间

2026年5月28日14:00–16:00

1.会议议程

14:00–14:10    会议主席致辞    孙仲 研究员    

14:10–14:40    模拟存内计算芯片与应用    王聪 研究员    

14:40–15:10    基于忆阻器的高能效跨精度存算一体技术    李健聪 研究员    

15:10–15:40    基于忆阻器阵列的事件驱动型压缩感知恢复电路    王义楠 副研究员    

15:40–16:00    提问交流环节

2.观看通道

小鹅通直播间： https://9g0ug.xetlk.com/sl/E9FxN

• 会议主席

孙仲 研究员 北京大学

北京大学研究员、博雅青年学者，IEEE 高级会员。长期从事阻变存储器及新兴计算范式研究，如模拟计算、存内计算、类脑计算，相关论文发表在 Nature Electronics、Nature Communications、Science Advances、PNAS 等期刊。研究成果入选"2025年国内十大科技新闻"，连续被写入国际电子器件与系统发展路线图 (IRDS)。2019 年获意大利知识产权一等奖，2022 年获评中国智能计算科技创新人物，2025 年获评算力中国·青年先锋人物。

• 特邀嘉宾

王聪 研究员 南京大学

南京大学智能科学与技术学院准聘助理教授，特聘研究员，博导。本科毕业于西安交通大学理学院，硕士、博士毕业于南京大学物理学院，曾在南京大学电子科学与工程学院从事博士后研究工作 (2022—2025)。主要研究兴趣：专注于新型存算一体电子信息器件、集成电路芯片、以及高能效智能系统与应用，致力于推动类脑计算硬件和人工神经网络的交叉方向研究，探索下一代新型算力架构。以第一作者/通讯作者身份在 Nature Nanotechnology、Nature Electronics (2)、IEDM、Science Advances、Nature Communications 等一流期刊和会议上发表多篇研究论文。相关成果获中国发明专利授权 8 项，美国专利 1 项，中国半导体十大研究进展提名奖 2 项，日内瓦国际发明展银奖 2 项，国内外重要学术会议最佳海报奖 4 项 (Nature Conference on Neuromorphic Computing、IEEE IWOFC2019、ICMIC2019、第二十四届全国半导体物理学术会议)，以及第十八届"挑战杯"学术科技作品竞赛全国特等奖 1 项 (指导老师)。曾获得"博新计划"、"毓秀青年学者"、"小米青年学者"等荣誉称号。

报告题目：模拟存内计算芯片与应用

报告简介：存内计算架构克服了传统冯·诺伊曼架构的存储墙与功耗墙问题，在深度学习和信号处理等领域展现出巨大潜力。然而，受限于现有存储器精度低、耐久度低和保持时间较短，目前存内计算系硬件仍未达到高精度、高复杂度的科学计算任务需求。准非易失性存储器通过在动态随机存储器中引入低漏电材料，可在保持近乎无限耐久度的同时显著延长保持时间，并具备多态和低功耗特性，是构建存内计算系统的理想器件。我们实现了基于 IGZO-eDRAM 准非易失性柔性存算一体芯片，开展算法-电路协同优化，最终构建面向实用化的高耐久、高能效、高精度的准非易失性存内计算系统。此外，我们还建立了基于模拟存内计算的高能效、低延时智能系统，展开了包括自动驾驶小车、无线通信系统、神经网络加速系统等应用探索。

李健聪 研究员 香港科技大学

2024 年在华中科技大学获得微电子学与固体电子学博士学位，现为香港科技大学电子与计算机工程学系博士后研究员。其研究方向包括新型非易失存储器、存算一体、模拟计算及机器人计算系统。近年来，他围绕忆阻器存算一体与智能计算系统开展研究，在 Science Advances、IEEE TCAS-I、IEDM、VLSI 和 ACM/IEEE DAC 等重要国际期刊和会议上发表论文 20 余篇，授权相关发明专利 8 项，并受邀以相关主题撰写由"忆阻器之父"蔡少棠教授等主编、Springer 出版的专著 Memristor Computing Systems 中的相关章节。

报告题目：基于忆阻器的高能效跨精度存算一体技术

报告简介：存算一体忆阻器已成为后摩尔时代实现高能效智能计算芯片的领跑技术之一，已在神经网络加速、类脑计算等领域取得了重要突破。然而，忆阻器仍然存在编程精度有限、性能波动等物理限制，在实现 FP32 等高精度计算任务方面仍存在关键挑战。本报告将重点介绍团队通过器件、算法和架构三个层面的协同优化，实现高精度甚至任意精度的矩阵方程、微分方程求解，为科学计算、边缘智能、具身智能等领域的应用提供可行的技术方案。

王义楠 副研究员 国防科技大学

国防科技大学电子科学学院副研究员。从事忆阻器存算架构和类脑计算芯片研究，主持国家、军队重点项目 7 项，获军队科技进步三等奖，学校基础研究贡献奖等奖励。以第一/通讯作者在 Nat. Commun.、Artif. Intell. Rev.、IEEE TSP、TCAS-I/II、TBioCAS 等权威刊物发表 SCI 论文 40 余篇，授权国家发明专利 20 余项，参与 3 项忆阻器测试国家标准制定。

报告题目：基于忆阻器阵列的事件驱动型压缩感知恢复电路

报告简介：随着物联网 (IoT) 技术的快速发展，海量传感器实时产生巨量数据，给计算存储、网络带宽和能耗带来严峻挑战，尤其在资源受限的边缘端更为突出。压缩感知 (CS) 利用信号的稀疏性，能够以远低于奈奎斯特定理的采样率获取压缩数据，极大降低了传输和存储负担，同时具备数据加密传输的能力。然而，CS 信号重建过程需要求解经典的优化问题，需要执行大量的迭代矩阵运算，如矩阵向量乘积 (MVM)、Gram 矩阵计算、LS 求解等，计算复杂度高，成为实际应用的主要瓶颈。忆阻器交叉阵列 (MCA) 能在模拟域高效完成矩阵-向量乘法甚至矩阵求逆运算，为实现低功耗、高速度的 CS 信号重建提供了全新的技术路径。在此背景下，我们提出了一种算法-硬件协同的事件驱动 CS 重建架构，该架构采用基于忆阻器交叉阵列 (MCA) 的模拟矩阵计算 (AMC) 电路作为基础电路单元，并设计了一种专用的 CS 重建算法 (CGD 算法)。该架构能够在模拟域完成单步矩阵伪逆求解和向量正交投影，提升了计算速度和能效。此外，该架构可支持事件驱动的选择性重建。通过 ECG 和图像信号验证系统性能，相比现有解决方案能效提升约 45 倍，时延降低约 5 倍。

• 推荐栏目

Circuit and Signal Processing

https://www.mdpi.com/journal/electronics/sections/Circuit_Signal_Processing

• Electronics 期刊介绍

主编：Flavio Canavero, Politecnico di Torino, Italy

期刊涵盖的研究包括但不限于以下领域：电子材料、微电子学、光电子学、工业电子、电力电子、生物电子、微波和无线通信、计算机科学与工程、系统与控制工程、电路和信号处理、半导体器件、人工智能、电动和自动驾驶汽车、量子电子等。期刊致力于快速发表与广泛电子领域相关的、最新的技术突破以及前沿发展。

2024 Impact Factor: 2.6

2024 CiteScore: 6.1

Time to First Decision: 16.4 Days

Acceptance to Publication: 2.6 Days

期刊主页： https://www.mdpi.com/journal/electronics