图1. 提出的无参考CDR的完整原理图及其控制总结。

相关研究成果于2022年2月以"A 0.0285-mm² 0.68-pJ/bit Single-Loop Full-Rate Bang-Bang CDR without Reference and Separate FD Pulling off an 8.2-Gb/s/μs Acquisition Speed of the PAM-4 Input in 28-nm CMOS" 为题发表于集成电路领域国际顶级期刊IEEE Journal of Solid-State Circuits (JSSC)。澳门大学博士研究生赵潇腾为论文第一作者。陈勇副教授为论文通讯作者。

通讯作者

陈勇，澳门大学长聘副教授。

2005年毕业于中国传媒大学(原北京广播学院)广播电视工程专业；2010年在中国科学院微电子研究所完成博士学位；2010年进入清华大学微电子研究所做博士后研究；2013年起在新加坡南洋理工大学VIRTUS做Research Fellow；2016年加入澳门大学的模拟与混合信号超大规模集成电路国家重点实验室，现任长聘副教授。

陈勇博士一直专注集成电路和系统设计，涉及模拟/混合信号/射频/毫米波/亚太赫兹/有线通信等领域，展开前沿科学技术的探索和研究。陈勇博士在芯片设计领域的主要国际期刊及国际会议发表学术论文近100 篇，授权中国专利18项。另外，担任多种期刊(IEEE Transaction on Very Large Scale Integration Systems, IEEE Access, IET Electronics Letters, International Journal of Circuit Theory and Applications, IEEE Transactions on Circuits and Systems I, and IEEE Transactions on Circuits and Systems II)的副主编或客座主编；多个国际会议(A-SSCC, APCCAS, NorCAS, ISCAS, ICTA, etc.)的技术委员与审稿人。

陈勇博士，2009年荣获“海西”(两岸三地)研究生集成电路设计竞赛的二等奖；2019年获得第15届 IEEE 电路与系统亚太会议(APCCAS)的最佳论文奖；2021年获得IEEE射频集成电路会议(RFIC)最佳学生论文奖(三等奖)；2020年荣获澳门科学技术发明一等奖；2022年荣获澳门科学技术发明二等奖；2020年和2021年荣获IEEE Transaction on Very Large Scale Integration Systems期刊的最佳副主编。

第一作者

赵潇腾，澳门大学博士后。

详情请点击论文链接：