博文
new challenge
||
上次投稿面对的是IEEE下属的电路与系统的顶级会议，ISCAS,当时抱着试试看的心情投稿最后得到了很好的结果，并且还中的是lecture，激动退却，有很多工作都没有做完。
https://blog.sciencenet.cn/blog-846955-666541.html
上一篇：感受
下一篇：小感受
罗列一下IEEE下属的顶级会议比较认可的就是：ISCAS 和 ISSCC(ISSCC需要流片结果)，iscas每年九月底deadline,12月底出结果，我是在圣诞节那晚上accept的，来年的1月21号左右提交copyright和final_paper already pass for pdf check。
ISCAS 2014 Melbourne ,Australia（澳大利亚墨尔本）
ISCAS 2015 Lisbon,Portugal （葡萄牙里斯本）
ISCAS 2016 Montreal,Canada (加拿大蒙特利尔)
这次本来想准备3.15号的globecom 但是看了去年的论文集，发现硬件部分几乎没有，只有hardware for green communication,都是基于net-working on chip 或者是MIMO的或者是通信架构等，原本认为的multimedia和signal processing也都是偏软和算法的结构基本6页左右，比较不适合我论文方向。
其实很早我就关注了ACM下属的集成电路设计顶级会议，难度要比IEEE下的高，但是十分专注新的技术和集成电路设计，可以说方向之分对口，最早关注ICCAD是因为自己看得很多新的论文都是索引ICCAD,所以这个会议的关注度和影响力很大。
ACM下属涵盖的是最高等级的会议： 集成电路设计方面的顶级会议：DAC，ISSS，ICCAD
查了下这几个会议的录取率如下：
会议 中国 论文 中国论文 美国 六个
代号 论文数 总数 占总数百分比 加州 发达国家
平均数
CODES 0 398 0.00% 51 14
ISSS 0 322 0.00% 53 14
SBCCI 0 111 0.00% 6 5
DATE 3 1414 0.21% 120 51
DAC 9 3281 0.27% 673 59
ICCAD 5 1483 0.34% 342 25
EuroDAC 2 487 0.41% 48 26
ISLPED 4 746 0.54% 116 17
FPGA 5 459 1.09% 100 15
ISPD 6 338 1.78% 88 5
GLVLSI 7 368 1.90% 34 9
总计 41 9296 0.44% 1625 235
整体而言，中国在上述集成电路会议中的论文数不到六个发达国家平均数的1/5，相当于美国加州论文数的1/40。相比之下，中国在物理设计(ISPD)和可编程逻辑(FPGA)方面情况稍好，在系统设计(CODES，ISSS，SBCCI)方面的研究最差。其次
是设计测试(DATE)和设计自动化(DAC，ICCAD，EuroDAC)。
代号 论文数 总数 占总数百分比 加州 发达国家
平均数
CODES 0 398 0.00% 51 14
ISSS 0 322 0.00% 53 14
SBCCI 0 111 0.00% 6 5
DATE 3 1414 0.21% 120 51
DAC 9 3281 0.27% 673 59
ICCAD 5 1483 0.34% 342 25
EuroDAC 2 487 0.41% 48 26
ISLPED 4 746 0.54% 116 17
FPGA 5 459 1.09% 100 15
ISPD 6 338 1.78% 88 5
GLVLSI 7 368 1.90% 34 9
总计 41 9296 0.44% 1625 235
整体而言，中国在上述集成电路会议中的论文数不到六个发达国家平均数的1/5，相当于美国加州论文数的1/40。相比之下，中国在物理设计(ISPD)和可编程逻辑(FPGA)方面情况稍好，在系统设计(CODES，ISSS，SBCCI)方面的研究最差。其次
是设计测试(DATE)和设计自动化(DAC，ICCAD，EuroDAC)。
下面是这几个会议的中文简称，开始年份和论文录取率情况。
代号 中文简称 起始年 录取率
ASPDAC 亚太地区设计自动化 95 无
CODES 软硬件协同设计 94 30%
ISSS 系统综合 94 35%
SBCCI 集成电路与系统设计 97 34%
DATE 设计与测试 98 21%
DAC 设计自动化 64 30%
ICCAD 辅助设计 92 26%
EuroDAC 欧洲设计自动化 90 无
ISLPED 低功耗设计 95 32%
FPGA 可编程逻辑 95 50%
ISPD 物理设计 97 无
GLVLSI 大湖区集成电路 00 无
代号 中文简称 起始年 录取率
ASPDAC 亚太地区设计自动化 95 无
CODES 软硬件协同设计 94 30%
ISSS 系统综合 94 35%
SBCCI 集成电路与系统设计 97 34%
DATE 设计与测试 98 21%
DAC 设计自动化 64 30%
ICCAD 辅助设计 92 26%
EuroDAC 欧洲设计自动化 90 无
ISLPED 低功耗设计 95 32%
FPGA 可编程逻辑 95 50%
ISPD 物理设计 97 无
GLVLSI 大湖区集成电路 00 无
这次的iccad 4月1号deadline,我看了去年的论文集，文章真心特别关注集成电路的发展新的趋势包括：3d芯片的具体设计，生物芯片，纳米芯片等等最新的方向，文章里面的技术思路新颖，特别的扩展思路，我喜欢这样的会议，我想努力像这样影响力广泛，真心吸引人的会议努力，所以这次以iccad来要求自己去努力，不考虑是否能中，把自己的结果和思路展现，客观的真实的，不作害羞的事，真实表达数据并进行分析，我喜欢新颖的，这一切都是新的挑战，我想处理集成电路的问题，但又不仅仅局限在现在问题本身，希望尽可能扩展视野，做一点真正有用的东西。加油！
https://blog.sciencenet.cn/blog-846955-666541.html
上一篇：感受
下一篇：小感受
扫一扫，分享此博文
全部作者的其他最新博文
- • 小感受
- • 感受
- • 生活随感----写给快要长大一岁的自己