一、电磁兼容设计
电磁兼容设计可以从电路设计、器件选型、软件设计、线路板设计、屏蔽结构、信号线走向、电源滤波、接地方式等方面考虑，对于微控制器时钟频率特别高、含有大功率驱动、继电器、大电流开关、微弱模拟信号电路以及高精度A/D变换电路系统，要特别注意抗电磁干扰。
二、电磁干扰分析
选用频率低的微控制器  选用外时钟频率低的微控制器可以有效降低噪声和提高系统的抗干扰能力。同样频率的方波和正弦波，方波中的高频成份比正弦波多得多。虽然方波的高频成份的波的幅度，比基波小，但频率越高越容易发射出成为噪声源，微控制器产生的最有影响的高频噪声大约是时钟频率的3倍。
减小线间交叉干扰  CMOS工艺制造的微控制由输入阻抗高，噪声高，噪声容限也很高，数字电路是迭加100-200mv噪声并不影响其工作。若模拟信号，这种干扰就变为不能容忍。信号线的反面是大面积的地时，这种信号间的交叉干扰就会变小。因为大面积的地减小了信号线的特性阻抗，特性阻抗与信号线到地间的介质的介电常数的平方成反比，与介质厚度的自然对数成正比。
电源的噪声  电源在向系统提供能源的同时，也将其噪声加到所供电的电源上。电路中微控制器的复位线，中断线，以及其它一些控制线最容易受外界噪声的干扰。电网上的强干扰通过电源进入电路，即使电池供电的系统，电池本身也有高频噪声。模拟电路中的模拟信号更经受不住来自电源的干扰。
部件的高频特性 在高频情况下，印刷线路板上的引线，过孔，电阻、电容、接插件的分布电感与电容等不可忽略。电容的分布电感不可忽略，电感的分布电容不可忽略。电阻产生对高频信号的反射，引线的分布电容会起作用，当长度大于噪声频率相应波长的1/20时，就产生天线效应，噪声通过引线向外发射。
元件布置合理分区 元件在印刷线路板上排列的位置要充分考虑抗电磁干扰问题，原则之一是各部件之间的引线要尽量短。在布局上，要把模拟信号部分，数字电路部分，噪声源部分（如继电器，大电流开关等）这三部分合理地分开，使信号耦合为最小。
一点接地  印刷电路板上，电源线和地线非常重要。克服电磁干扰，最主要的手段就是接地。 对于双面板，地线布置特别讲究，通过采用一点接地法，电源和地是从电源的两端接到印刷线路板上来的，电源一个接点，地一个接点。与印刷线路板以外的信号相连时，通常采用屏蔽电缆。对于高频和数字信号，屏蔽电缆两端都接地。低频模拟信号用的屏蔽电缆，一端接地为好。 对噪声和干扰非常敏感的电路或高频噪声特别严重的电路应该用金属罩屏蔽起来。
加去耦电容 好的高频去耦电容可以去除高到1GHZ的高频成份。陶瓷片电容或多层陶瓷电容的高频特性较好。设计印刷线路板时，集成电路的电源，地之间都要加一个去耦电容。
三、降低电磁干扰的一些措施
能用低速芯片就不用高速的，高速芯片用在关键地方。尽量为继电器等提供某种形式的阻尼，可用串一个电阻的办法，降低控制电路上下沿跳变速率。
使用满足系统要求的最低频率时钟，时钟产生器尽量靠近到用该时钟的器件。石英晶体振荡器外壳要接地，用地线将时钟区包围起来，时钟线尽量短。I/O驱动电路尽量靠近印刷板边，让其尽快离开印刷板。对进入印制板的信号要加滤波，从高噪声区来的信号也要加滤波，同时用串终端电阻的办法，减小信号反射。
MCD无用端要接高，或接地，或定义成输出端，集成电路上该接电源地的端都要接，不要悬空，时钟、总线、片选信号要远离I/O线和接插件。时钟线垂直于I/O线比平行I/O线干扰小，时钟元件引脚远离I/O电缆，元件引脚尽量短，去耦电容引脚尽量短。关键的线要尽量粗，并在两边加上保护地。高速线要短且直。
闲置不用的门电路输入端不要悬空，闲置不用的运放正输入端接地，负输入端接输出端。 印制板尽量使用45折线而不用90折线布线以减小高频信号对外的发射与耦合。
印制板按频率和电流开关特性分区，噪声元件与非噪声元件要距离再远一些，单面板和双面板用一点接电源和一点接地、电源线、地线尽量粗，布线密度大可用多层电路板，以减小电源，地的寄生电感。对噪声敏感的线不要与大电流，高速开关线平行。 石英晶体下面以及对噪声敏感的器件下面不要走线。弱信号电路，低频电路周围不要形成电流环路。
模拟电压输入线、参考电压端要尽量远离数字电路信号线，特别是时钟，对A/D类器件，数字部分与模拟部分不要交叉。 任何信号都不要形成环路，如不可避免，让环路区尽量小。 每个集成电路一个去耦电容。每个电解电容边上都要加一个小的高频旁路电容。